亚洲毛片视频,亚洲精品456,麻豆九一精品爱看视频在线观看免费

FFT變換

fft算法.zip

這是根據(jù)《數(shù)字信號處理》（程佩清）中FFT的流程圖，自己編寫的快速傅里葉變換算法。

標(biāo)簽： fft zip 算法

上傳時間： 2013-06-16

上傳用戶：huql11633
FFT在單片機C8051中的實現(xiàn).rar

在實現(xiàn)FFT方面已有很好的芯片來解決其運算速度及RAM容量的問題，但由于單片機的成本相對比較低。因此討論在單片機中實現(xiàn)FFT算法具有現(xiàn)實意義。最后本文還給出了用單片機實現(xiàn)FFT在雷達檢測中的應(yīng)用。

標(biāo)簽： C8051 FFT 單片機

上傳時間： 2013-04-24

上傳用戶：Shoen
1024點fft程序，在ccs上可以直接仿真，無需調(diào)試FFT1024點.zip

1024點fft程序，在ccs上可以直接仿真，無需調(diào)試FFT1024點

標(biāo)簽： 1024 fft ccs FFT

上傳時間： 2013-07-23

上傳用戶：hongmo
功率因數(shù)補償裝置中FFT諧波檢測算法研究.rar

功率因數(shù)補償裝置中FFT諧波檢測算法研究,很有參考意義

標(biāo)簽： FFT 功率因數(shù) 補償裝置

上傳時間： 2013-06-29

上傳用戶：tzl1975
基于浮點DSP的FFT算法的研究與應(yīng)用.rar

快速傅立葉變換(FFT)技術(shù)是數(shù)字信號處理中的核心技術(shù)，它已廣泛應(yīng)用于數(shù)字信號處理的各個領(lǐng)域，長期以來一直是一個重要的研究課題。近年來，專用數(shù)字信號處理器以其優(yōu)化的硬件結(jié)構(gòu)和優(yōu)良的性能價格比為FFT的實現(xiàn)提供了一種有效的途徑，其中最具有代表性的是美國TI公司的TMS320系列DSP。本文首先分析了常用FFT算法原理，并進行了算法的討論和比較，然后詳細(xì)論述了以浮點型DSP為核心的實現(xiàn)FFT算法的硬件平臺的設(shè)計。平臺的硬件電路主要包括數(shù)據(jù)采集部分、數(shù)據(jù)處理部分、數(shù)據(jù)存儲部分和數(shù)據(jù)顯示部分。其中采集部分采用12位高速的A/D轉(zhuǎn)換芯片MAX197，數(shù)據(jù)處理部分采用32位浮點型DSP芯片-TMS320VC33，數(shù)據(jù)存儲部分采用了大容量的FLASH芯片——K9F2808UOA，數(shù)據(jù)顯示部分采用PHILIPS公司的高亮度、寬視角的TFT彩色液晶顯示屏。為了擴展系統(tǒng)的通信能力，通信接口我們選擇CAN總線。軟件部分選用了頻率抽取基2FFT、分裂基FFT和實序列FFT算法，用C語言進行編程。最后部分是進行軟硬件的聯(lián)合調(diào)試，并在此基礎(chǔ)上進行了FFT算法實現(xiàn)。論文結(jié)尾以實際的實驗曲線分析驗證了算法的正確性，同時針對實驗中產(chǎn)生的誤差找出了原因，并提出了解決的方法。實驗結(jié)果表明采用浮點DSP實現(xiàn)FFT算法方便且有較高的實時性，可以應(yīng)用到電力系統(tǒng)諧波分析、振動測試及鐵路檢測等各個領(lǐng)域。

標(biāo)簽： DSP FFT 浮點

上傳時間： 2013-04-24

上傳用戶：caixiaoxu26
基于FPGA利用FFT算法實現(xiàn)GPSCA碼捕獲的研究.rar

隨著中國二代導(dǎo)航系統(tǒng)的建設(shè)，衛(wèi)星導(dǎo)航的應(yīng)用將普及到各個行業(yè)，具有自主知識產(chǎn)權(quán)的衛(wèi)星導(dǎo)航接收機的研究與設(shè)計是該領(lǐng)域的一個研究熱點。在接收機的設(shè)計中，對于成熟技術(shù)將利用ASIC芯片進行批量生產(chǎn)，該芯片是專用芯片，一旦制造成型不能改變。但是對于正在研究的接收機技術(shù)，特別是在需要利用接收機平臺進行提高接收機性能研究時，利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，進行批量生產(chǎn)。本課題就是基于FPGA研究GPS并行捕獲技術(shù)的硬件電路，著重進行了其中一個捕獲通道的設(shè)計和實現(xiàn)。 GPS信號捕獲時間是影響GPS接收機性能的一個關(guān)鍵因素，尤其是在高動態(tài)和實時性要求高的應(yīng)用中或者對弱GPS信號的捕獲方面。因此，本文在滑動相關(guān)法基礎(chǔ)上引出了基于FFT的并行快速捕獲方法，采用自頂向下的方法對系統(tǒng)進行總體功能劃分和結(jié)構(gòu)設(shè)計，并采用自底向上的方法對系統(tǒng)進行功能實現(xiàn)和驗證。本課題以Xilinx公司的Spartan3E開發(fā)板為硬件開發(fā)平臺，以ISE9.2i為軟件開發(fā)平臺，采用Verilog HDL編程實現(xiàn)該系統(tǒng)。并利用Nemerix公司的GPS射頻芯片NJ1006A設(shè)計制作了GPS中頻信號產(chǎn)生平臺。該平臺可實時地輸出采樣頻率為16.367MHz的GPS數(shù)字中頻信號。本課題主要是基于采樣率變換和FFT實現(xiàn)對GPS C/A碼的捕獲。該算法利用平均采樣的方法，將信號的采樣率降低到1.024 MHz，在低采樣率下利用成熟的1024點FFT IP核對C/A碼進行粗捕，給出GPS信號的碼相位(精度大約為1/4碼片)和載波的多普勒頻率，符合GPS后續(xù)跟蹤的要求。同時，由于FFT算法是以資源換取時間的方法來提高GPS捕獲速度的，所以在設(shè)計時，合理地采用FPGA設(shè)計思想與技巧優(yōu)化系統(tǒng)。基于實用性的要求，詳細(xì)的給出了基于FFT的GPS并行捕獲各個模塊的實現(xiàn)原理、實現(xiàn)結(jié)構(gòu)以及仿真結(jié)果。并達到降低系統(tǒng)硬件資源，能夠快速、高效地實現(xiàn)對GPS C/A碼捕獲的要求。本研究是導(dǎo)航研究所承擔(dān)的國家863課題“利用多徑信號提高GNSS接收機性能的新技術(shù)研究”中關(guān)于接收機信號捕獲算法的一部分，對接收機的設(shè)計具有一定的參考價值。

標(biāo)簽： GPSCA FPGA FFT

上傳時間： 2013-07-22

上傳用戶：user08x
地面數(shù)字電視廣播系統(tǒng)中SRRC濾波器及FFT處理器的設(shè)計與FPGA實現(xiàn).rar

隨著人們對數(shù)字電視和數(shù)字視頻信息的需求越來越大，數(shù)字電視廣播在中國迅速的發(fā)展起來。近幾年，數(shù)字電視傳輸系統(tǒng)技術(shù)逐漸成熟，數(shù)字電視地面廣播（DTTB）傳輸標(biāo)準(zhǔn)也于2006年8月30號正式出臺。此標(biāo)準(zhǔn)技術(shù)是由我國多家單位聯(lián)合研究的，具有自主知識產(chǎn)權(quán)的數(shù)字地面電視傳輸標(biāo)準(zhǔn)。DTTB系統(tǒng)標(biāo)準(zhǔn)的研究與仿真，具有巨大的實用價值和廣闊的市場前景。 @@ 本文首先研究了地面數(shù)字電視廣播標(biāo)準(zhǔn)中平方根升余弦（SRRC）濾波器（滾降系數(shù)為0．05）的結(jié)構(gòu)設(shè)計，介紹了一種適合在FPGA中實現(xiàn)的高階高速FIR濾波器的并行流水線結(jié)構(gòu)。在本設(shè)計中，以CSD數(shù)優(yōu)化濾波器系數(shù)，并運用簡化加法器圖（Reduced Adder Graph，RAG）算法進行改進，最后采用并行處理的轉(zhuǎn)置型流水線結(jié)構(gòu)實現(xiàn)。 @@ 接著研究數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)采用的傳輸技術(shù)-OFDM的基本概念和技術(shù)特點，并研究了清華大學(xué)提出的DMB-T方案中TDS-OFDM信號幀的組成結(jié)構(gòu)以及相關(guān)原理。 @@ 最后，本文針對OFDM調(diào)制所需要的3780點FFT處理器進行研究。為了保證OFDM信號的采樣率和時域?qū)ьl的采樣率相同，以達到較好的同步性能，采用了3780個正交子載波的設(shè)計方案。在實現(xiàn)過程中，分析比較了多種算法的計算復(fù)雜性，設(shè)計出在硬件實現(xiàn)復(fù)雜度上進行優(yōu)化的3780點FFT處理器的數(shù)據(jù)流流水線算法。之后，通過定點仿真比較各模塊輸出的動態(tài)范圍和概率分布，設(shè)計出定點字長的優(yōu)化方案，并分析計算了這一處理器的輸出信噪比與內(nèi)部各模塊字長的關(guān)系，進一步降低了硬件實現(xiàn)復(fù)雜性。 @@關(guān)鍵字：數(shù)字電視地面廣播傳輸（DTTB）；平方根升余弦濾波器（SRRC）；正交頻分復(fù)用調(diào)制（OFDM）；快速傅立葉變換（FFT）； 3780

標(biāo)簽： SRRC FPGA FFT

上傳時間： 2013-04-24

上傳用戶：mdrd3080
基于FFT的GPS信號并行捕獲的研究及其FPGA實現(xiàn).rar

本課題深入分析了GPS軟件接收機基于FFT并行捕獲算法并詳細(xì)闡述了其FPGA的實現(xiàn)。相比于其它的捕獲方案，該方案更好地滿足了信號處理實時性的要求。論文的主體部分首先簡單分析了擴頻通信系統(tǒng)的基本原理，介紹了GPS系統(tǒng)的組成，詳細(xì)闡述了GPS信號的特點，并根據(jù)GPS信號的組成特點介紹了接收機的體系結(jié)構(gòu)。其次，通過對GPS接收機信號捕獲方案的深入研究，確定了捕獲速度快且實現(xiàn)復(fù)雜度不是很高的基于FFT的并行捕獲方案，并對該方案提出了幾點改進的措施，根據(jù)前面的分析，提出了系統(tǒng)的實現(xiàn)方案，利用MATLAB對該系統(tǒng)進行仿真，仿真的結(jié)果充分的驗證了方案的可行性。接著，對于捕獲環(huán)節(jié)中的核心部分—FFT處理器，設(shè)計中沒有采用ALTERA提供的IP核，獨立設(shè)計實現(xiàn)了基于FPGA的FFT處理器，并通過對一組數(shù)據(jù)在MATLAB中運算得到結(jié)果和FPGA輸出結(jié)果相對比，可以驗證該FFT處理器的正確性。再次重點分析了GPS接收機并行捕獲部分的FPGA具體實現(xiàn)，通過捕獲的FPGA時序仿真波形，證明了該系統(tǒng)已經(jīng)能成功地捕獲到GPS信號。最后，對全文整個研究工作進行總結(jié)，并指出以后繼續(xù)研究的方向。本課題雖然是對于GPS接收機的研究，但其原理與GALILEO、北斗等導(dǎo)航系統(tǒng)的接收機相近，因此該課題的研究對我國衛(wèi)星導(dǎo)航事業(yè)的發(fā)展起到了積極的推動作用。

標(biāo)簽： FPGA FFT GPS

上傳時間： 2013-08-06

上傳用戶：青春123
快速傅立葉變換（FFT）的FPGA實現(xiàn).rar

隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語音處理、計算機和多媒體等領(lǐng)域。快速傅立葉變換(FFT)使離散傅立葉變換的運算時間縮短了幾個數(shù)量級，在數(shù)字信號處理領(lǐng)域被廣泛應(yīng)用。FFT已經(jīng)成為現(xiàn)代信號處理的重要手段之一。現(xiàn)場可編程門陣列(FPGA)是近年來迅速發(fā)展起來的新型可編程器件。隨著它的不斷應(yīng)用和發(fā)展，也使電子設(shè)計的規(guī)模和集成度不斷提高。同時基于FPGA實現(xiàn)FFT的設(shè)計方法和思想被提出。本次設(shè)計的目的是快速傅立葉變換(FFT)的FPGA實現(xiàn)。此文在分析了快速傅立葉算法的基礎(chǔ)上，提出了一種頻率抽取基4 FFT的FPGA設(shè)計方案，針對現(xiàn)有FFT的FPGA實現(xiàn)過程中蝶形運算需要頻繁乘以多個旋轉(zhuǎn)因子提出了改進方法，減少了旋轉(zhuǎn)因子的乘法次數(shù)和存儲空間，加快了蝶形運算的速度，設(shè)計的地址映射方法，無需運算即可得到所需數(shù)據(jù)的存放地址，并結(jié)合采用乒乓結(jié)構(gòu)和流水線方式，來提高快速傅立葉變換(FFT)FPGA實現(xiàn)的速度。描述了一片F(xiàn)PGA芯片內(nèi)完成了整個FFT處理器的電路設(shè)計，經(jīng)過模塊時序仿真和數(shù)據(jù)的驗證及測試，達到工作在50MHz時鐘頻率的設(shè)計要求。最后對后續(xù)設(shè)計做了描述，并對用FPGA實現(xiàn)FFT做了展望。

標(biāo)簽： FPGA FFT 傅立葉變換

上傳時間： 2013-04-24

上傳用戶：康郎
基于FPGA的FFT設(shè)計與實現(xiàn).rar

隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號處理技術(shù)廣泛應(yīng)用于通訊、語音處理、計算機和多媒體等領(lǐng)域。快速傅里葉變換FFT作為數(shù)字信號處理的核心技術(shù)之一，使離散傅里葉變換的運算時間縮短了幾個數(shù)量級。現(xiàn)場可編程門陣列FPGA是近年來迅速發(fā)展起來的新型可編程器件。隨著它的不斷應(yīng)用，使電子設(shè)計的規(guī)模和集成度不斷提高，同時也帶來了電子系統(tǒng)設(shè)計方法和設(shè)計思想的不斷推陳出新。本文主要研究如何利用FPGA實現(xiàn)FFT處理器，包括算法選取、算法驗證、系統(tǒng)結(jié)構(gòu)設(shè)計、各個模塊設(shè)計、FPGA實現(xiàn)和測試整個流程。設(shè)計采用基－2按時間抽取算法，以XILINX公司提供的ISE6.1為軟件平臺，利用Verilog HDL描述的方式實現(xiàn)了512點16bits復(fù)數(shù)塊浮點結(jié)構(gòu)的FFT系統(tǒng)，并以FPGA芯片VirtexⅡXC2V1000為硬件平臺，進行了仿真、綜合等工作。仿真結(jié)果表明其計算結(jié)果達到了一定的精度，運算速度可以滿足一般實時信號處理的要求。

標(biāo)簽： FPGA FFT

上傳時間： 2013-04-24

上傳用戶：lwwhust