在數(shù)字通信中，采用差錯(cuò)控制技術(shù)(糾錯(cuò)碼)是提高信號(hào)傳輸可靠性的有效手段，并發(fā)揮著越來(lái)越重要的作用。糾錯(cuò)碼主要有分組碼和卷積碼兩種。在碼率和編碼器復(fù)雜程度相同的情況下，卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼是基于碼的代數(shù)結(jié)構(gòu)；而概率譯碼不僅基于碼的代數(shù)結(jié)構(gòu)，還利用了信道的統(tǒng)計(jì)特性，能充分發(fā)揮卷積碼的特點(diǎn)，使譯碼錯(cuò)誤概率達(dá)到很小。 卷積碼譯碼器的設(shè)計(jì)是由高性能的復(fù)雜譯碼器開(kāi)始的，對(duì)于概率譯碼最初的序列譯碼，隨著譯碼約束長(zhǎng)度的增加，其譯碼錯(cuò)誤概率可達(dá)到非常小。后來(lái)慢慢地向低性能的簡(jiǎn)單譯碼器演化，對(duì)不太長(zhǎng)的約束長(zhǎng)度，維特比(Viterbi)算法是非常實(shí)用的。維特比算法是一種最大似然的譯碼方法。當(dāng)編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時(shí)，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡(jiǎn)單。 目前，卷積碼在數(shù)傳系統(tǒng)，尤其是在衛(wèi)星通信、移動(dòng)通信等領(lǐng)域已被廣泛應(yīng)用。 本論文對(duì)卷積碼編碼和Viterbi譯碼的設(shè)計(jì)原理及其FPGA實(shí)現(xiàn)方案進(jìn)行了研究。同時(shí)，將交織和解交織技術(shù)應(yīng)用于編碼和解碼的過(guò)程中。 首先，簡(jiǎn)要介紹了卷積碼的基礎(chǔ)知識(shí)和維特比譯碼算法的基本原理，并對(duì)硬判決譯碼和軟判決譯碼方法進(jìn)行了比較。其次，討論了交織和解交織技術(shù)及其在糾錯(cuò)碼中的應(yīng)用。然后，介紹了FPGA硬件資源和軟件開(kāi)發(fā)環(huán)境Quartus Ⅱ，包括數(shù)字系統(tǒng)的設(shè)計(jì)方法和設(shè)計(jì)規(guī)則。再有，對(duì)基于FPGA的維特比譯碼器各個(gè)模塊和相應(yīng)算法實(shí)現(xiàn)、優(yōu)化進(jìn)行了研究。最后，在Quartus Ⅱ平臺(tái)上對(duì)硬判決譯碼和軟判決譯碼以及有無(wú)交織等不同情況進(jìn)行了仿真，并根據(jù)仿真結(jié)果分析了維特比譯碼器的性能。 分析結(jié)果表明，系統(tǒng)的誤碼率達(dá)到了設(shè)計(jì)要求，從而驗(yàn)證了譯碼器設(shè)計(jì)的可靠性，所設(shè)計(jì)基于FPGA的并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膱?chǎng)合。
上傳時(shí)間： 2013-04-24
上傳用戶：zhenyushaw
隨著信號(hào)處理技術(shù)的進(jìn)步和電子技術(shù)的發(fā)展，雷達(dá)信號(hào)偵察接收機(jī)逐漸從模擬體制向數(shù)字體制轉(zhuǎn)變。軟件無(wú)線電概念的提出，促使雷達(dá)偵察接收機(jī)朝大帶寬、全截獲方向發(fā)展，現(xiàn)有的串行信號(hào)處理體制已經(jīng)很難滿足系統(tǒng)要求。FPGA器件的出現(xiàn)，為實(shí)現(xiàn)寬帶雷達(dá)信號(hào)偵察數(shù)字接收機(jī)提供了硬件支持。 本文結(jié)合FPGA芯片特點(diǎn)，在前人研究基礎(chǔ)上，從算法和硬件實(shí)現(xiàn)兩方面，對(duì)雷達(dá)信號(hào)偵察數(shù)字接收機(jī)若干關(guān)鍵技術(shù)進(jìn)行了研究和創(chuàng)新，主要研究?jī)?nèi)容包括以下幾個(gè)方面。 1)給出了基于QuartusII/Matlab和ISE/ModelSim/Matlab的兩種FPGA設(shè)計(jì)聯(lián)合仿真技術(shù)。這種聯(lián)合仿真技術(shù)，大大提高了基于FPGA的雷達(dá)信號(hào)偵察數(shù)字接收機(jī)的設(shè)計(jì)效率。 2)給出了一種基于FFT/IFFT的寬帶數(shù)字正交變換算法，并將該算法在FPGA中進(jìn)行了硬件實(shí)現(xiàn)，設(shè)計(jì)可對(duì)600MHz帶寬內(nèi)的輸入信號(hào)進(jìn)行實(shí)時(shí)正交變換。 3)提出了一種全并行結(jié)構(gòu)FFT的FPGA實(shí)現(xiàn)方案，并將其在FPGA芯片中進(jìn)行了硬件實(shí)現(xiàn)，設(shè)計(jì)能夠在一個(gè)時(shí)鐘周期內(nèi)完成32點(diǎn)并行FFT運(yùn)算，滿足了數(shù)字信道化接收機(jī)對(duì)數(shù)據(jù)處理速度的要求。 4)提出了一種自相關(guān)信號(hào)檢測(cè)FPGA實(shí)現(xiàn)方案，通過(guò)改變FIFO長(zhǎng)度改變自相關(guān)運(yùn)算點(diǎn)數(shù)，實(shí)現(xiàn)了弱信號(hào)檢測(cè)。提出通過(guò)二次門限處理來(lái)消除檢測(cè)脈沖中的毛刺和凹陷，降低了虛警概率，提高了檢測(cè)結(jié)果的可靠性。 5)在單通道自相關(guān)信號(hào)檢測(cè)算法基礎(chǔ)上，提出采用三路并行檢測(cè)，每路采用不同的相關(guān)點(diǎn)數(shù)和檢測(cè)門限，再綜合考慮三路檢測(cè)結(jié)果，得到最終檢測(cè)結(jié)果。給出了算法FPGA實(shí)現(xiàn)過(guò)程，并對(duì)設(shè)計(jì)進(jìn)行了聯(lián)合時(shí)序仿真，提高了檢測(cè)性能。 6)給出了一種利用FFT變換后的兩根最大譜線進(jìn)行插值的快速高精度頻率估計(jì)方法，并將該算法在FPGA硬件中進(jìn)行了實(shí)現(xiàn)。通過(guò)利用FFT運(yùn)算后的實(shí)/虛部最大值進(jìn)行插值，降低了硬件資源消耗、縮短了運(yùn)算延遲。 7)結(jié)合4)、5)、6)中的研究成果，完成了對(duì)雷達(dá)脈沖信號(hào)到達(dá)時(shí)間、終止時(shí)間、脈沖寬度和脈沖頻率的估計(jì)，最終在一塊FPGA芯片內(nèi)實(shí)現(xiàn)了一個(gè)精簡(jiǎn)的雷達(dá)信號(hào)偵察數(shù)字接收機(jī)，并在微波暗室中進(jìn)行了測(cè)試。
標(biāo)簽： FPGA 雷達(dá)信號(hào) 數(shù)字接收機(jī)
上傳時(shí)間： 2013-06-13
上傳用戶：Divine
目前，數(shù)字信號(hào)處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語(yǔ)音與圖像處理等領(lǐng)域，信號(hào)處理算法理論己趨于成熟，但其具體硬件實(shí)現(xiàn)方法卻值得探討。FPGA是近年來(lái)廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點(diǎn)，大大推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的單片化、自動(dòng)化，縮短了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期、提高了設(shè)計(jì)的靈活性和可靠性，在超高速信號(hào)處理和實(shí)時(shí)測(cè)控方面有非常廣泛的應(yīng)用。本文對(duì)FPGA的數(shù)據(jù)采集與處理技術(shù)進(jìn)行研究，基于FPGA在數(shù)據(jù)采樣控制和信號(hào)處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點(diǎn)，把FPGA作為整個(gè)數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究?jī)?nèi)容如下： FPGA的單片系統(tǒng)研究。針對(duì)數(shù)據(jù)采集與處理，對(duì)FPGA進(jìn)行選型，設(shè)計(jì)了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個(gè)控制系統(tǒng)分為三個(gè)部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲(chǔ)控制模塊。 多通道采樣控制模塊的設(shè)計(jì)。利用4片AD7506和一片AD7862對(duì)64路模擬量進(jìn)行周期采樣，分別設(shè)計(jì)了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進(jìn)行了仿真，完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計(jì)。FFT算法在數(shù)字信號(hào)處理中占有重要的地位，因此本文研究了FFT的硬件實(shí)現(xiàn)結(jié)構(gòu)，提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想，給出了總體實(shí)現(xiàn)框圖。分別設(shè)計(jì)了旋轉(zhuǎn)因子復(fù)數(shù)乘法器，碟形運(yùn)算單元，存儲(chǔ)器，控制器，并分別進(jìn)行了仿真。重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運(yùn)算速度，降低了運(yùn)算復(fù)雜度。理論分析和仿真結(jié)果表明，狀態(tài)機(jī)控制器成功地對(duì)各個(gè)模塊進(jìn)行了有序、協(xié)調(diào)的控制。 存儲(chǔ)控制模塊的設(shè)計(jì)。利用閃存芯片K9K1G08UOA對(duì)采集處理后的數(shù)據(jù)進(jìn)行存儲(chǔ)，設(shè)計(jì)了FPGA與閃存的硬件連接，設(shè)計(jì)了存儲(chǔ)控制模塊。 本文對(duì)FFT算法的硬件實(shí)現(xiàn)進(jìn)行了研究，結(jié)合單片系統(tǒng)的特點(diǎn)，把整個(gè)系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲(chǔ)控制模塊進(jìn)行設(shè)計(jì)和仿真。設(shè)計(jì)采用VHDL編寫(xiě)程序的源代碼。仿真測(cè)試結(jié)果表明，此FPGA單片系統(tǒng)可完成對(duì)實(shí)時(shí)信號(hào)的高速采集與處理。
標(biāo)簽： FPGA 數(shù)據(jù)采集 處理技術(shù)
上傳時(shí)間： 2013-07-06
上傳用戶：eclipse
隨著計(jì)算機(jī)技術(shù)和通信技術(shù)的迅速發(fā)展，數(shù)字視頻在信息社會(huì)中發(fā)揮著越來(lái)越重要的作用，視頻傳輸系統(tǒng)已經(jīng)被廣泛應(yīng)用于交通管理、工業(yè)監(jiān)控、廣播電視、銀行、商場(chǎng)等多個(gè)領(lǐng)域。同時(shí)，F(xiàn)PGA單片規(guī)模的不斷擴(kuò)大，在FPGA芯片內(nèi)部實(shí)現(xiàn)復(fù)雜的數(shù)字信號(hào)處理系統(tǒng)也成為現(xiàn)實(shí)，因此采用FPGA實(shí)現(xiàn)視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術(shù)和光纖傳輸技術(shù)相結(jié)合，設(shè)計(jì)了一種基于無(wú)損壓縮算法的多路數(shù)字視頻光纖傳輸系統(tǒng)，系統(tǒng)利用時(shí)分復(fù)用和無(wú)損壓縮技術(shù)，采用串行數(shù)字視頻傳輸?shù)姆绞剑稍谝桓饫w中同時(shí)傳輸8路以上視頻信號(hào)。系統(tǒng)在總體設(shè)計(jì)時(shí)，確定了基于FPGA的設(shè)計(jì)方案，采用ADI公司的AD9280和AD9708芯片實(shí)現(xiàn)A/D轉(zhuǎn)換和D/A轉(zhuǎn)換，在FPGA里實(shí)現(xiàn)系統(tǒng)的時(shí)分復(fù)用/解復(fù)用、視頻數(shù)據(jù)壓縮/解壓縮和線路碼編解碼，利用光收發(fā)一體模塊實(shí)現(xiàn)電光轉(zhuǎn)換和光電轉(zhuǎn)換。視頻壓縮采用LZW無(wú)損壓縮算法，用Verilog語(yǔ)言設(shè)計(jì)了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來(lái)緩存壓縮/解壓縮單元的輸入輸出數(shù)據(jù)，光纖線路碼采用CIMT碼，設(shè)計(jì)了編解碼模塊，解碼過(guò)程中，利用數(shù)字鎖相環(huán)來(lái)實(shí)現(xiàn)發(fā)射與接收的幀同步，在ISE8.2和Modelsim仿真環(huán)境下對(duì)FPGA模塊進(jìn)行了功能仿真和時(shí)序仿真，并在Spartan-3E開(kāi)發(fā)板和視頻擴(kuò)展板上完成了系統(tǒng)的硬件調(diào)試與驗(yàn)證工作，實(shí)驗(yàn)證明，系統(tǒng)工作穩(wěn)定，圖像清晰，實(shí)時(shí)傳輸效果好，可用于交通、安防、工業(yè)監(jiān)控等多個(gè)領(lǐng)域。 本文將視頻壓縮和線路碼編解碼在FPGA里實(shí)現(xiàn)，利用FPGA的并行處理優(yōu)勢(shì)，大大提高了系統(tǒng)的處理速度，使系統(tǒng)具有集成度高、靈活性強(qiáng)、調(diào)試方便、抗干擾能力強(qiáng)、易于升級(jí)等特點(diǎn)。
標(biāo)簽： FPGA 數(shù)字視頻 光纖傳輸系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：gzming
隨著微電子技術(shù)的高速發(fā)展，實(shí)時(shí)圖像處理在多媒體、圖像通信等領(lǐng)域有著越來(lái)越廣泛的應(yīng)用。FPGA就是硬件處理實(shí)時(shí)圖像數(shù)據(jù)的理想選擇，基于FPGA的圖像處理專用系統(tǒng)的研究將成為信息產(chǎn)業(yè)的新熱點(diǎn)。 本文詳細(xì)介紹了一種實(shí)時(shí)監(jiān)控圖像處理系統(tǒng)的設(shè)計(jì)方案，實(shí)現(xiàn)了具有前端視頻采集系統(tǒng)、圖像預(yù)處理功能系統(tǒng)、圖像顯示系統(tǒng)。該系統(tǒng)采用Altera公司的FPGA芯片作為中央處理器，由視頻采集模塊、異步FIFO模塊、視頻解碼模塊、I
上傳時(shí)間： 2013-06-20
上傳用戶：wc412467303
圖像處理技術(shù)是信息科學(xué)中近幾十年來(lái)發(fā)展最為迅速的學(xué)科之一。目前，數(shù)字圖像處理技術(shù)被廣泛應(yīng)用于航空航體、通信、醫(yī)學(xué)及工業(yè)生產(chǎn)領(lǐng)域中。圖像處理系統(tǒng)的硬件實(shí)現(xiàn)一般來(lái)講有三種方式：專用的圖像處理器件主要有專用集成芯片(Application SpecificIntegrated Circuit)、數(shù)字信號(hào)處理器(Digital Signal Process)和現(xiàn)場(chǎng)可編程門陣列(FieldProgrammable GateArray)以及相關(guān)電路組成。它們可以實(shí)時(shí)高速完成各種圖像處理算法。圖像處理中，低層的圖像預(yù)處理的數(shù)據(jù)量很大，要求處理速度快，但運(yùn)算結(jié)果相對(duì)比較簡(jiǎn)單。相對(duì)于其他兩種系統(tǒng)，基于FPGA的圖像處理系統(tǒng)非常合適用于圖像的預(yù)處理。 本文設(shè)計(jì)了一種基于FPGA的圖像處理系統(tǒng)。它的主要功能有：對(duì)攝像頭送來(lái)的視頻數(shù)據(jù)進(jìn)行采集，并把它數(shù)字化；實(shí)現(xiàn)中值濾波和邊緣檢測(cè)這兩種圖像增強(qiáng)算法；將數(shù)字視頻信號(hào)轉(zhuǎn)換為模擬信號(hào)。 圖像處理系統(tǒng)由主處理器單元、圖像編碼單元和圖像解碼單元三部分組成。FPGA作為整個(gè)系統(tǒng)的核心器件，不僅要模擬出12C總線協(xié)議，完成視頻解碼芯片和編碼芯片的初始化；還要對(duì)視頻流同步信號(hào)提取，實(shí)現(xiàn)圖像采集控制，并將圖像信號(hào)存儲(chǔ)在SRAM中；圖像增強(qiáng)算法也是在FPGA中實(shí)現(xiàn)。采用PHILIPS公司的專用視頻解碼芯片SAA7111A將模擬視頻轉(zhuǎn)化數(shù)字視頻；視頻編碼芯片SAA7121完成數(shù)字視頻到模擬視頻的轉(zhuǎn)化。
標(biāo)簽： FPGA 圖像處理系統(tǒng)
上傳時(shí)間： 2013-07-19
上傳用戶：標(biāo)點(diǎn)符號(hào)
視頻序列中運(yùn)動(dòng)目標(biāo)的檢測(cè)是計(jì)算機(jī)視覺(jué)和圖像編碼研究領(lǐng)域的一個(gè)重要課題，在機(jī)器人導(dǎo)航、智能監(jiān)視系統(tǒng)、交通監(jiān)測(cè)、醫(yī)學(xué)圖像處理以及視頻圖像壓縮和傳輸?shù)阮I(lǐng)域都有廣泛的應(yīng)用。FPGA作為當(dāng)今主流的大規(guī)模可編程專用集成電路，可以滿足高速圖像處理的需要。使用FPGA可以充分利用硬件上的并行性，從本質(zhì)上改善圖像處理的速度，使對(duì)大數(shù)據(jù)量的圖像處理達(dá)到實(shí)時(shí)性。本文提出基于FPGA的運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)，對(duì)以后算法的改進(jìn)，輸入輸出圖像大小的變化，圖像采集和顯示設(shè)備更換等都具有靈活性。 本文對(duì)目前運(yùn)動(dòng)目標(biāo)檢測(cè)的主要算法研究分析，根據(jù)背景減法的適用環(huán)境和特點(diǎn)提出改進(jìn)的W4運(yùn)動(dòng)檢測(cè)算法。該算法具備背景減法的優(yōu)點(diǎn)，并且克服了W4運(yùn)動(dòng)檢測(cè)算法在環(huán)境變化較快或環(huán)境變化較頻繁條件下對(duì)運(yùn)動(dòng)目標(biāo)進(jìn)行檢測(cè)的局限性。 本文首先在MATLAB中對(duì)改進(jìn)的W4運(yùn)動(dòng)檢測(cè)算法進(jìn)行仿真，然后將算法移植到FPGA中實(shí)現(xiàn)。設(shè)計(jì)圖像采集、圖像檢測(cè)和VGA顯示等模塊，完善運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)。根據(jù)算法和運(yùn)動(dòng)目標(biāo)檢測(cè)系統(tǒng)的特點(diǎn)提出一種基于改進(jìn)的W4算法的快速檢測(cè)方法，該方法以塊為單位進(jìn)行運(yùn)動(dòng)目標(biāo)檢測(cè)，可以有效地提高圖像處理的速度，使系統(tǒng)滿足實(shí)時(shí)性要求。
標(biāo)簽： FPGA 運(yùn)動(dòng)目標(biāo) 檢測(cè)系統(tǒng)
上傳時(shí)間： 2013-07-20
上傳用戶：sn2080395
隨著電子技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展，視頻圖像處理技術(shù)近年來(lái)得到極大的重視和長(zhǎng)足的發(fā)展，其應(yīng)用范圍主要包括數(shù)字廣播、消費(fèi)類電子、視頻監(jiān)控、醫(yī)學(xué)成像及文檔影像處理等領(lǐng)域。當(dāng)前視頻圖像處理主要問(wèn)題是當(dāng)處理的數(shù)據(jù)量很大時(shí)，處理速度慢，執(zhí)行效率低。而且視頻算法的軟件和硬件仿真和驗(yàn)證的靈活性低。 本論文首先根據(jù)視頻信號(hào)的處理過(guò)程和典型視頻圖像處理系統(tǒng)的構(gòu)成提出了基于FPGA的視頻圖像處理系統(tǒng)總體框圖；其次選擇視頻轉(zhuǎn)換芯片SAA7113，完成視頻圖像采集模塊的設(shè)計(jì)，主要分三步完成：1)配置視頻轉(zhuǎn)換芯片的工作模式，完成視頻轉(zhuǎn)化芯片SAA7113的初始化：2)通過(guò)分析輸出數(shù)據(jù)流的格式標(biāo)準(zhǔn)，來(lái)識(shí)別奇偶場(chǎng)信號(hào)、場(chǎng)消隱信號(hào)和有效行數(shù)據(jù)的開(kāi)始和結(jié)束信號(hào)三種控制信號(hào)，并根據(jù)控制信號(hào)，用Verilog硬件描述語(yǔ)言編程實(shí)現(xiàn)圖像數(shù)據(jù)的采集；3)分析SRAM的讀寫(xiě)控制時(shí)序，采用兩塊SRAM完成圖像數(shù)據(jù)的存儲(chǔ)。然后編寫(xiě)軟件測(cè)試文件，在ISE Simulator仿真環(huán)境進(jìn)行程序測(cè)試與運(yùn)行，并分析仿真結(jié)果，驗(yàn)證了數(shù)據(jù)采集和存儲(chǔ)的正確性；最后，對(duì)常用視頻圖像算法的MATLAB仿真，選擇適當(dāng)?shù)乃阕樱捎霉ぞ進(jìn)ATLAB、System Generator for DSP和ISE，利用模塊構(gòu)建方式，搭建視頻算法平臺(tái)，實(shí)現(xiàn)圖像平滑濾波、銳化濾波算法，在Simulink中仿真并自動(dòng)生成硬件描述語(yǔ)言和網(wǎng)表，對(duì)資源的消耗做簡(jiǎn)要分析。 本論文的創(chuàng)新點(diǎn)是采用新的開(kāi)發(fā)環(huán)境System Generator for DSP實(shí)現(xiàn)視頻圖像算法。這種開(kāi)發(fā)視頻圖像算法的方式靈活性強(qiáng)、設(shè)計(jì)周期短、驗(yàn)證方便、是視頻圖像處理發(fā)展的必然趨勢(shì)。
標(biāo)簽： FPGA 視頻圖像 處理系統(tǒng)
上傳時(shí)間： 2013-07-28
上傳用戶：lingzhichao
目前對(duì)數(shù)字化音頻處理的具體實(shí)現(xiàn)主要集中在以DSP或?qū)Ｓ肁SIC芯片為核心的處理平臺(tái)的開(kāi)發(fā)方面，存在著并行處理性能差，系統(tǒng)升級(jí)和在線配置不靈活等缺點(diǎn)。另一方面現(xiàn)有解決方案的設(shè)計(jì)主要集中于處理器芯片，而對(duì)于音頻編解碼芯片的關(guān)注度較低，而且沒(méi)有提出過(guò)從芯片層到PCB板層的完整設(shè)計(jì)思路。本文針對(duì)上述問(wèn)題對(duì)數(shù)字化音頻處理平臺(tái)進(jìn)行了研究，主要內(nèi)容包括： 1、提出了基于FPGA的通用音頻處理平臺(tái)，該方案有別于現(xiàn)有的基于MCU、DSP和其它專用ASIC芯片的方案，論證了基于FPGA的音頻處理系統(tǒng)的結(jié)構(gòu)及設(shè)計(jì)工作流程，并對(duì)嵌入式音頻處理系統(tǒng)專門進(jìn)行了研究。 2、提出了從芯片層到PCB板層的完整設(shè)計(jì)思路，并將設(shè)計(jì)思路得以實(shí)現(xiàn)。完成了FPGA的設(shè)計(jì)及實(shí)現(xiàn)過(guò)程，包括：系統(tǒng)整體分析，設(shè)計(jì)流程分析，配置模塊和數(shù)據(jù)通信模塊的RTL實(shí)現(xiàn)等；解決了FPGA與音頻編解碼芯片TLV320AIC23B之間接口不匹配問(wèn)題；給出配置和數(shù)據(jù)通信模塊的功能方框圖；從多個(gè)角度完善PCB板設(shè)計(jì)，給出了各個(gè)系統(tǒng)組成部分的詳細(xì)設(shè)計(jì)方案和硬件電路原理圖，并附有PCB圖。 3、建立了實(shí)驗(yàn)和分析環(huán)境，完成了各項(xiàng)實(shí)驗(yàn)和分析工作，主要包括：PCB板信號(hào)完整性分析和優(yōu)化，F(xiàn)PGA系統(tǒng)中各個(gè)功能模塊的實(shí)驗(yàn)與分析等。實(shí)驗(yàn)和分析結(jié)果論證了系統(tǒng)設(shè)計(jì)的合理性和實(shí)用性。 本文的研究與實(shí)現(xiàn)工作通過(guò)實(shí)驗(yàn)和分析得到了驗(yàn)證。結(jié)果表明，本文提出的由FPGA和音頻編解碼芯片TLV320AIC23B組成的數(shù)字化音頻處理系統(tǒng)完全可以實(shí)現(xiàn)音頻信號(hào)的數(shù)字化處理，從而可以將FPGA在數(shù)字信號(hào)處理領(lǐng)域的優(yōu)點(diǎn)充分發(fā)揮于音頻信號(hào)處理領(lǐng)域。
標(biāo)簽： FPGA 通用數(shù)字 處理平臺(tái) 音頻
上傳時(shí)間： 2013-06-09
上傳用戶：gaojiao1999
擴(kuò)頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強(qiáng)的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點(diǎn)。在近年來(lái)得到了迅速的發(fā)展。本論文主要討論和實(shí)現(xiàn)了基于FPGA的直接序列擴(kuò)頻信號(hào)的解擴(kuò)解調(diào)處理。論文對(duì)該直擴(kuò)通信系統(tǒng)和FPGA設(shè)計(jì)方法進(jìn)行了相關(guān)研究，最后用Altera公司的最新的FPGA開(kāi)發(fā)平臺(tái)Quarus Ⅱ5.0實(shí)現(xiàn)了相關(guān)設(shè)計(jì)。 整個(gè)系統(tǒng)分為兩個(gè)部分，發(fā)送部分和接收部分。發(fā)送部分主要有串并轉(zhuǎn)換、差分卷積編碼、PN碼擴(kuò)頻、QPSK調(diào)制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴(kuò)解調(diào)等模塊。 論文首先介紹了擴(kuò)頻通信系統(tǒng)的特點(diǎn)以及相關(guān)技術(shù)的國(guó)內(nèi)外發(fā)展現(xiàn)狀，并介紹了本論文的研究思路和內(nèi)容。 然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結(jié)合實(shí)際需要，設(shè)計(jì)了一種零中頻DSSS解調(diào)解擴(kuò)方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數(shù)字外差調(diào)制的自適應(yīng)陷波器來(lái)進(jìn)行前端窄帶干擾抑制處理，用基于自適應(yīng)門限技術(shù)的滑動(dòng)相關(guān)捕獲和分時(shí)復(fù)用單相關(guān)器跟蹤來(lái)改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環(huán)來(lái)減少載波提取的算法復(fù)雜度，用改進(jìn)型CORDIC算法實(shí)現(xiàn)NCO來(lái)方便的進(jìn)行擴(kuò)展。 接著，論文給出了系統(tǒng)總體設(shè)計(jì)和發(fā)送及接受子系統(tǒng)的各個(gè)功能模塊的實(shí)現(xiàn)分析以及在Quartus Ⅱ5.0上的實(shí)現(xiàn)細(xì)節(jié)，給出了仿真結(jié)果。 然后論文介紹了整個(gè)系統(tǒng)的硬件電路設(shè)計(jì)和它在真實(shí)系統(tǒng)中連機(jī)調(diào)試所得到的測(cè)試結(jié)果，結(jié)果表明該系統(tǒng)具有性能穩(wěn)定，靈活性好，生產(chǎn)調(diào)試容易，體積小，便于升級(jí)等特點(diǎn)并且達(dá)到課題各項(xiàng)指標(biāo)的要求。 最后是對(duì)論文工作的一些總結(jié)和對(duì)今后工作的展望。
標(biāo)簽： FPGA 調(diào)制解調(diào)器
上傳時(shí)間： 2013-07-04
上傳用戶：yd19890720
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
