hdb3的發(fā)送端源代碼，采用verilog可綜合格式書寫。已經(jīng)在多款fpga和cpld芯片成功綜合實(shí)現(xiàn)。
上傳時(shí)間： 2013-12-26
上傳用戶：924484786
The XML Toolbox converts MATLAB data types (such as double, char, struct, complex, sparse, logical) of any level of nesting to XML format and vice versa. For example, >> project.name = MyProject >> project.id = 1234 >> project.param.a = 3.1415 >> project.param.b = 42 becomes with str=xml_format(project, off ) "<project> <name>MyProject</name> <id>1234</id> <param> <a>3.1415</a> <b>42</b> </param> </project>" On the other hand, if an XML string XStr is given, this can be converted easily to a MATLAB data type or structure V with the command V=xml_parse(XStr).
標(biāo)簽： converts Toolbox complex logical
上傳時(shí)間： 2016-02-12
上傳用戶：a673761058
采用Verilog HDL語(yǔ)言編寫的多功能數(shù)字鐘，包括四個(gè)功能：時(shí)間顯示與設(shè)置、秒表、鬧鐘、日期顯示與設(shè)置，源代碼對(duì)FPGA和CPLD學(xué)習(xí)者價(jià)值很高，
標(biāo)簽： Verilog HDL 語(yǔ)言 編寫
上傳時(shí)間： 2016-03-21
上傳用戶：270189020
VHDL書寫VGA源碼，可用于FPGA和CPLD
上傳時(shí)間： 2016-05-23
上傳用戶：xwd2010
：介紹一種僅使用配置空間設(shè)計(jì)PCI板卡的方法，使扳卡設(shè)計(jì)者能比較客易從ISA過渡到 PCI設(shè)計(jì)，該方法基于FPGA／CPLD，在最小設(shè)計(jì)模式下，僅使用18個(gè)引腳就能實(shí)現(xiàn)簡(jiǎn)易的眥功能 卡。
上傳時(shí)間： 2014-01-15
上傳用戶：鳳臨西北
SD card controller can just read data using 1 bit SD mode. I have written this core for NIOS2 CPU, Cyclone, but I think it can works with other FPGA or CPLD. Better case for this core is SD clock = 20 MHz and CPU clock = 100 MHz (or in the ratio 1:5). If you have a wish you can achieve this core. Good luck
標(biāo)簽： controller written NIOS2 using
上傳時(shí)間： 2016-08-12
上傳用戶：王楚楚
QuartusII簡(jiǎn)介手冊(cè)+中文版 本手冊(cè)針對(duì)的讀者是 Quartus II 軟件的初學(xué)者，它概述了可編程邏輯設(shè)計(jì)中 Quartus II 軟件的功能。 不過，本手冊(cè)并不是 Quartus II 軟件的詳盡參考手 冊(cè)。 相反，本手冊(cè)只是一本指導(dǎo)書，它解釋軟件的功能以及顯示這些功能如 何幫助您進(jìn)行 FPGA 和 CPLD 設(shè)計(jì)。
標(biāo)簽： QuartusII Quartus II
上傳時(shí)間： 2013-12-21
上傳用戶：hj_18
漢諾塔?。?！ Simulate the movement of the Towers of Hanoi puzzle Bonus is possible for using animation eg. if n = 2 A→B A→C B→C if n = 3 A→C A→B C→B A→C B→A B→C A→C
標(biāo)簽： the animation Simulate movement
上傳時(shí)間： 2017-02-11
上傳用戶：waizhang
本文首先對(duì)MCS8051單片機(jī)的原理進(jìn)行介紹和分析；接著介紹使用EDA技術(shù)，用VHDL語(yǔ)言完成了8051單片機(jī)的設(shè)計(jì)工作；MCS8051單片機(jī)的CPU和數(shù)模轉(zhuǎn)換器的設(shè)計(jì)運(yùn)用了算術(shù)邏輯單元ALU算術(shù)運(yùn)算的算法實(shí)現(xiàn)和控制單元的狀態(tài)機(jī)；以及數(shù)模轉(zhuǎn)換器的∑-△調(diào)制方法的實(shí)現(xiàn)。通過如上的算法實(shí)現(xiàn)，可以看出VHDL語(yǔ)言在算法級(jí)的設(shè)計(jì)上具有很多的優(yōu)勢(shì)和特點(diǎn)。使用EDA技術(shù)設(shè)計(jì)的結(jié)果既可以用FPGA／CPLD來實(shí)施驗(yàn)證，也可以直接做成專用集成電路(ASIC)。
標(biāo)簽： 8051 MCS EDA 單片機(jī)
上傳時(shí)間： 2013-11-27
上傳用戶：cooran
將魔王的語(yǔ)言抽象為人類的語(yǔ)言：魔王語(yǔ)言由以下兩種規(guī)則由人的語(yǔ)言逐步抽象上去的：α-〉β1β2β3…βm ；θδ1δ2…-〉θδnθδn-1…θδ1 設(shè)大寫字母表示魔王的語(yǔ)言，小寫字母表示人的語(yǔ)言B-〉tAdA，A-〉sae，eg：B(ehnxgz)B解釋為tsaedsaeezegexenehetsaedsae對(duì)應(yīng)的話是：“天上一只鵝地上一只鵝鵝追鵝趕鵝下鵝蛋鵝恨鵝天上一只鵝地上一只鵝”。(t-天d-地s-上a-一只e-鵝z-追g-趕x-下n-蛋h-恨)
上傳時(shí)間： 2013-12-19
上傳用戶：aix008
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
