something useful for communication,source code based on FPGA
標(biāo)簽： communication something useful source
上傳時(shí)間： 2013-08-31
上傳用戶(hù)：maizezhen
CPLD、FPGA在EL顯示模塊及接口電路中的應(yīng)用,cpld實(shí)現(xiàn)數(shù)字電路取代，fpga取代液晶顯示專(zhuān)用控制芯片。
標(biāo)簽： CPLD FPGA 顯示模塊 接口電路
上傳用戶(hù)：181992417
基于fpga的JPEG編解碼器設(shè)計(jì)，采用流水線優(yōu)化解決時(shí)間并行性問(wèn)題，提高DCT/IDCT模塊的運(yùn)行速度。
標(biāo)簽： fpga JPEG 編解碼器
上傳用戶(hù)：taa123456
My thesis entitled \"fpga digital clock,\" immature, to enlighten
標(biāo)簽： digital clock fpga
上傳用戶(hù)：smallfish
這是一個(gè)FPGA的實(shí)驗(yàn)源碼，可以實(shí)現(xiàn)對(duì)一段音樂(lè)的播放。用Verilog語(yǔ)言編寫(xiě)的，對(duì)初學(xué)者會(huì)有一定的幫助。
標(biāo)簽： Verilog FPGA 音樂(lè)播放 實(shí)驗(yàn)
上傳時(shí)間： 2013-09-01
上傳用戶(hù)：13215175592
這是一本有關(guān)FPGA的課本,對(duì)于剛接觸FPGA的人來(lái)說(shuō)非常有用
標(biāo)簽： FPGA 初學(xué)者
上傳用戶(hù)：hj_18
本原碼是基于Verilog HDL語(yǔ)言的FPGA原程序，主要用于測(cè)頻率，特點(diǎn)主要是可以更快地測(cè)頻。實(shí)時(shí)性更高。
標(biāo)簽： Verilog FPGA HDL 語(yǔ)言
上傳用戶(hù)：1417818867
文件中包含有用fpga實(shí)現(xiàn)isp接口的源碼，以及和處理器接口，測(cè)試時(shí)處理器是ARM7。
標(biāo)簽： fpga isp 接口 源碼
上傳用戶(hù)：Aeray
CPLD FPGA常用protel庫(kù).rar
標(biāo)簽： protel CPLD FPGA
上傳用戶(hù)：咔樂(lè)塢
好東西，拿出來(lái)分享，清華FPGA講義，自學(xué)的好材料。歡迎下載！
標(biāo)簽： FPGA 清華 講義
上傳用戶(hù)：xjy441694216
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
