資料介紹說明 PCB panel Setup 企業(yè)版:該軟件簡單易用，功能強(qiáng)大。具有單拼和雙拼倆種開料方式。開料引擎采用精確驗(yàn)證的枚舉算法編寫。 一確保開料結(jié)果最優(yōu)化。同時(shí)該軟件具有開料圖形的打印和保存功能。
上傳時(shí)間： 2014-01-17
上傳用戶：testAPP
MAXQUSBJTAGOW評估板軟件:關(guān)鍵特性 Easily Load and Debug Code Interface Provides In-Application Debugging Features Step-by-Step Execution Tracing Breakpointing by Code Address, Data Memory Address, or Register Access Data Memory View and Edit Supports Logic Levels from 1.1V to 3.6V Supports JTAG and 1-Wire Protocols Each Adapter Has Its Own Unique Serial ID, Allowing Multiple Adapters to be Connected Without COM Port Conflicts Has In-Field Upgradable Capability if Firmware Needs to be Upgraded Enclosure Protects from Shorts and ESD
標(biāo)簽： MAXQUSBJTAGOW 評估板 軟件
上傳時(shí)間： 2013-10-24
上傳用戶：teddysha
一下就是pcb源博自動(dòng)拼板開料系統(tǒng)下載資料介紹說明： 一、約定術(shù)語: 大板（Sheet）(也叫板料)：是制造印制電路板的基板材料，也叫覆銅板，有多種規(guī)格。如：1220X1016mm。 拼板（Panel）(也叫生產(chǎn)板)：由系統(tǒng)根據(jù)拼板設(shè)定的的范圍（拼板最大長度、最小長度和拼板最大寬度、最小寬度）自動(dòng)生成； 套板（Unit）：有時(shí)是客戶定單的產(chǎn)品尺寸(Width*Height)；有時(shí)是由多個(gè)客戶定單的產(chǎn)品尺寸組成（當(dāng)客戶定單的尺寸很小時(shí)即常說的連片尺寸）。一個(gè)套板由一個(gè)或多個(gè)單元（Pcs）組成； 單元（Pcs）: 客戶定單的產(chǎn)品尺寸。 套板間距（DX、DY）尺寸 ：套板在拼板中排列時(shí)，兩個(gè)套板之間的間隔。套板長度與長度方向之間的間隔叫DX尺寸；套板寬度與寬度方向之間的間隔叫DY尺寸。 拼板工藝邊（DX、DY）尺寸(也叫工作邊或夾板邊)：套板與拼板邊緣之間的尺寸。套板長度方向與拼板邊緣之間的尺寸叫DX工藝邊；套板寬度方向與拼板邊緣之間的尺寸叫DY工藝邊。 單元數(shù)/每套：每個(gè)套板包含有多少個(gè)單元 規(guī)定套板數(shù)：在開料時(shí)規(guī)定最大拼板包含多少個(gè)套板 套板混排：在一個(gè)拼板里面，允許一部份套板橫排，一部份套板豎排。 開料模式：開料后，每一種板材都有幾十種開料情況，甚至多達(dá)幾百種開料情況。怎樣從中選出最優(yōu)的方案？根據(jù)大部份PCB廠的開料經(jīng)驗(yàn)，我們總結(jié)出了5種開料模式：1為單一拼板不混排；2為單一拼板允許混排；3、4、5開料模式都是允許二至三種拼板，但其排列的方式和計(jì)算的方法可能不同(從左上角開始向右面和下面分、從左到右、從上到下、或兩者結(jié)合)在后面的拼板合并 中有開料模式示意圖。其中每一種開料模式都選出一種最優(yōu)的方案，所以每一種板材就顯示5種開料方案。(選擇的原則是：在允許的拼板種類范圍內(nèi)，拼板數(shù)量最少、拼板最大、拼板的種類最少。) 二、 開料方式介紹(開料方式共有四個(gè)選項(xiàng)): 1、單一拼板：只開一種拼板。 2、最多兩種拼板：開料時(shí)最多有兩種拼板。 3、允許三種拼板：開料時(shí)最多可開出三種拼板。（也叫ABC板） 4、使用詳細(xì)算法：該選項(xiàng)主要作用：當(dāng)套板尺寸很小時(shí)(如：50X20)，速度會(huì)比較慢，可以采用去掉詳細(xì)算法選項(xiàng)，速度就會(huì)比較快且利用率一般都一樣。建議：如產(chǎn)品尺寸小于50mm時(shí)，采用套板設(shè)定(即連片開料)進(jìn)行開料，或去掉使用詳細(xì)算法選項(xiàng)進(jìn)行開料。 三、 開料方法的選擇 1、常規(guī)開料:主要用于產(chǎn)品的尺寸就是套板尺寸，或人為確定了套板尺寸 直接輸入套板尺寸，確定套板間距（DX、DY）尺寸，確定拼板工藝邊（DX、DY）尺寸，選擇生產(chǎn)板材（板料）尺寸，用鼠標(biāo)點(diǎn)擊開料（cut）按鈕即可開料。 2、套板設(shè)定開料（連片開料）：主要用于產(chǎn)品尺寸較小，由系統(tǒng)自動(dòng)選擇最佳套板尺寸。 套板設(shè)定開料 可以根據(jù)套板的參數(shù)選擇不同套板來開料，從而確定那一種套板最好，利用率最高。從而提高板料利用率，又方便生產(chǎn)。
上傳時(shí)間： 2013-10-24
上傳用戶：saharawalker
資料介紹說明 PCB panel Setup 企業(yè)版:該軟件簡單易用，功能強(qiáng)大。具有單拼和雙拼倆種開料方式。開料引擎采用精確驗(yàn)證的枚舉算法編寫。 一確保開料結(jié)果最優(yōu)化。同時(shí)該軟件具有開料圖形的打印和保存功能。
上傳時(shí)間： 2013-10-14
上傳用戶：dyctj
一下就是pcb源博自動(dòng)拼板開料系統(tǒng)下載資料介紹說明： 一、約定術(shù)語: 大板（Sheet）(也叫板料)：是制造印制電路板的基板材料，也叫覆銅板，有多種規(guī)格。如：1220X1016mm。 拼板（Panel）(也叫生產(chǎn)板)：由系統(tǒng)根據(jù)拼板設(shè)定的的范圍（拼板最大長度、最小長度和拼板最大寬度、最小寬度）自動(dòng)生成； 套板（Unit）：有時(shí)是客戶定單的產(chǎn)品尺寸(Width*Height)；有時(shí)是由多個(gè)客戶定單的產(chǎn)品尺寸組成（當(dāng)客戶定單的尺寸很小時(shí)即常說的連片尺寸）。一個(gè)套板由一個(gè)或多個(gè)單元（Pcs）組成； 單元（Pcs）: 客戶定單的產(chǎn)品尺寸。 套板間距（DX、DY）尺寸 ：套板在拼板中排列時(shí)，兩個(gè)套板之間的間隔。套板長度與長度方向之間的間隔叫DX尺寸；套板寬度與寬度方向之間的間隔叫DY尺寸。 拼板工藝邊（DX、DY）尺寸(也叫工作邊或夾板邊)：套板與拼板邊緣之間的尺寸。套板長度方向與拼板邊緣之間的尺寸叫DX工藝邊；套板寬度方向與拼板邊緣之間的尺寸叫DY工藝邊。 單元數(shù)/每套：每個(gè)套板包含有多少個(gè)單元 規(guī)定套板數(shù)：在開料時(shí)規(guī)定最大拼板包含多少個(gè)套板 套板混排：在一個(gè)拼板里面，允許一部份套板橫排，一部份套板豎排。 開料模式：開料后，每一種板材都有幾十種開料情況，甚至多達(dá)幾百種開料情況。怎樣從中選出最優(yōu)的方案？根據(jù)大部份PCB廠的開料經(jīng)驗(yàn)，我們總結(jié)出了5種開料模式：1為單一拼板不混排；2為單一拼板允許混排；3、4、5開料模式都是允許二至三種拼板，但其排列的方式和計(jì)算的方法可能不同(從左上角開始向右面和下面分、從左到右、從上到下、或兩者結(jié)合)在后面的拼板合并 中有開料模式示意圖。其中每一種開料模式都選出一種最優(yōu)的方案，所以每一種板材就顯示5種開料方案。(選擇的原則是：在允許的拼板種類范圍內(nèi)，拼板數(shù)量最少、拼板最大、拼板的種類最少。) 二、 開料方式介紹(開料方式共有四個(gè)選項(xiàng)): 1、單一拼板：只開一種拼板。 2、最多兩種拼板：開料時(shí)最多有兩種拼板。 3、允許三種拼板：開料時(shí)最多可開出三種拼板。（也叫ABC板） 4、使用詳細(xì)算法：該選項(xiàng)主要作用：當(dāng)套板尺寸很小時(shí)(如：50X20)，速度會(huì)比較慢，可以采用去掉詳細(xì)算法選項(xiàng)，速度就會(huì)比較快且利用率一般都一樣。建議：如產(chǎn)品尺寸小于50mm時(shí)，采用套板設(shè)定(即連片開料)進(jìn)行開料，或去掉使用詳細(xì)算法選項(xiàng)進(jìn)行開料。 三、 開料方法的選擇 1、常規(guī)開料:主要用于產(chǎn)品的尺寸就是套板尺寸，或人為確定了套板尺寸 直接輸入套板尺寸，確定套板間距（DX、DY）尺寸，確定拼板工藝邊（DX、DY）尺寸，選擇生產(chǎn)板材（板料）尺寸，用鼠標(biāo)點(diǎn)擊開料（cut）按鈕即可開料。 2、套板設(shè)定開料（連片開料）：主要用于產(chǎn)品尺寸較小，由系統(tǒng)自動(dòng)選擇最佳套板尺寸。 套板設(shè)定開料 可以根據(jù)套板的參數(shù)選擇不同套板來開料，從而確定那一種套板最好，利用率最高。從而提高板料利用率，又方便生產(chǎn)。
上傳時(shí)間： 2013-11-11
上傳用戶：yimoney
MAXQUSBJTAGOW評估板軟件:關(guān)鍵特性 Easily Load and Debug Code Interface Provides In-Application Debugging Features Step-by-Step Execution Tracing Breakpointing by Code Address, Data Memory Address, or Register Access Data Memory View and Edit Supports Logic Levels from 1.1V to 3.6V Supports JTAG and 1-Wire Protocols Each Adapter Has Its Own Unique Serial ID, Allowing Multiple Adapters to be Connected Without COM Port Conflicts Has In-Field Upgradable Capability if Firmware Needs to be Upgraded Enclosure Protects from Shorts and ESD
標(biāo)簽： MAXQUSBJTAGOW 評估板 軟件
上傳時(shí)間： 2013-11-23
上傳用戶：truth12
Abstract: Designers who must interface 1-Wire temperature sensors with Xilinx field-programmable gate arrays(FPGAs) can use this reference design to drive a DS28EA00 1-Wire slave device. The downloadable softwarementioned in this document can also be used as a starting point to connect other 1-Wire slave devices. The systemimplements a 1-Wire master connected to a UART and outputs temperature to a PC from the DS28EA00 temperaturesensor. In addition, high/low alarm outputs are displayed from the DS28EA00 PIO pins using LEDs.
標(biāo)簽： PicoBlaze Create Master Xilinx
上傳時(shí)間： 2013-11-12
上傳用戶：大三三
Designing withProgrammable Logicin an Analog WorldProgrammable logic devices revolutionizeddigital design over 25 years ago,promising designers a blank chip todesign literally any function and programit in the field. PLDs can be low-logicdensity devices that use nonvolatilesea-of-gates cells called complexprogrammable logic devices (CPLDs)or they can be high-density devicesbased on SRAM look-up tables (LUTs)
標(biāo)簽： Solutions Analog Altera FPGAs
上傳時(shí)間： 2013-10-27
上傳用戶：fredguo
Designing withProgrammable Logicin an Analog WorldProgrammable logic devicesrevolutionized digital design over 25years ago, promising designers a blankchip to design literally any functionand program it in the field. PLDs canbe low-logic density devices that usenonvolatile sea-of-gates cells calledcomplex programmable logic devices(CPLDs) or they can be high-densitydevices based on SRAM look-up tables
標(biāo)簽： Solutions Analog Xilinx FPGAs
上傳時(shí)間： 2013-11-07
上傳用戶：suicone
This application note shows how to achieve low-cost, efficient serial configuration for Spartan FPGA designs. The approachrecommended here takes advantage of unused resources in a design, thereby reducing the cost, part count, memory size,and board space associated with the serial configuration circuitry. As a result, neither processor nor PROM needs to be fullydedicated to performing Spartan configuration.In particular, information is provided on how the idle processing time of an on-board controller can be used to loadconfiguration data from an off-board source. As a result, it is possible to upgrade a Spartan design in the field by sending thebitstream over a network.
標(biāo)簽： Spartan XAPP FPGA 098
上傳時(shí)間： 2013-11-01
上傳用戶：wojiaohs
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
