一些應用利用 Xilinx FPGA 在每次啟動時可改變配置的能力，根據所需來改變 FPGA 的功能。Xilinx Platform Flash XCFxxP PROM 的設計修訂 (Design Revisioning) 功能，允許用戶在單個PROM 中將多種配置存儲為不同的修訂版本，從而簡化了 FPGA 配置更改。在 FPGA 內部加入少量的邏輯，用戶就能在 PROM 中存儲的多達四個不同的修訂版本之間進行動態切換。多重啟動或從多個設計修訂進行動態重新配置的能力，與 Spartan™-3E FPGA 和第三方并行 flashPROM 一起使用時所提供的 MultiBoot 選項相似。本應用指南將進一步說明 Platform Flash PROM 如何提供附加選項來增強配置失敗時的安全性，以及如何減少引腳數量和板面積。此外，Platform Flash PROM 還為用戶提供其他優勢：iMPACT 編程支持、單一供應商解決方案、低成本板設計和更快速的配置加載。本應用指南還詳細地介紹了一個包含 VHDL 源代碼的參考設計。
上傳時間： 2013-10-10
上傳用戶：wangcehnglin
PCB設計問題集錦 問：PCB圖中各種字符往往容易疊加在一起，或者相距很近，當板子布得很密時，情況更加嚴重。當我用Verify Design進行檢查時，會產生錯誤，但這種錯誤可以忽略。往往這種錯誤很多，有幾百個，將其他更重要的錯誤淹沒了，如何使Verify Design會略掉這種錯誤，或者在眾多的錯誤中快速找到重要的錯誤。 答：可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯誤數目。但一定要檢查是否真正屬于不需要的文字。 問： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：這是有關制造方面的一個檢查，您沒有相關設定，所以可以不檢查。 問： 怎樣導出jop文件？答：應該是JOB文件吧？低版本的powerPCB與PADS使用JOB文件。現在只能輸出ASC文件，方法如下STEP：FILE/EXPORT/選擇一個asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點擊OK/完成然后在低版本的powerPCB與PADS產品中Import保存的ASC文件，再保存為JOB文件。 問： 怎樣導入reu文件？答：在ECO與Design 工具盒中都可以進行，分別打開ECO與Design 工具盒，點擊右邊第2個圖標就可以。 問： 為什么我在pad stacks中再設一個via:1(如附件）和默認的standardvi(如附件）在布線時V選擇1，怎么布線時按add via不能添加進去這是怎么回事，因為有時要使用兩種不同的過孔。答：PowerPCB中有多個VIA時需要在Design Rule下根據信號分別設置VIA的使用條件，如電源類只能用Standard VIA等等，這樣操作時就比較方便。詳細設置方法在PowerPCB軟件通中有介紹。 問：為什么我把On-line DRC設置為prevent..移動元時就會彈出(圖2),而你們教程中也是這樣設置怎么不會呢?答：首先這不是錯誤,出現的原因是在數據中沒有BOARD OUTLINE.您可以設置一個,但是不使用它作為CAM輸出數據. 問：我用ctrl+c復制線時怎設置原點進行復制，ctrl+v粘帖時總是以最下面一點和最左邊那一點為原點 答： 復制布線時與上面的MOVE MODE設置沒有任何關系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹. 問：用(圖4)進行修改線時拉起時怎總是往左邊拉起(圖5)，不知有什么辦法可以輕易想拉起左就左，右就右。答： 具體條件不明,請檢查一下您的DESIGN GRID,是否太大了. 問： 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會有一條不能和在一起，而你教程里都會好好的(圖8)答：這可能還是與您的GRID 設置有關,不過沒有問題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺,每個軟件都不相同,所以需要多練習。 問： 尊敬的老師:您好！這個圖已經畫好了，但我只對（如圖1）一種的完全間距進行檢查，怎么錯誤就那么多，不知怎么改進。請老師指點。這個圖在附件中請老師幫看一下，如果還有什么問題請指出來，本人在改進。謝！！！！！答：請注意您的DRC SETUP窗口下的設置是錯誤的,現在選中的SAME NET是對相同NET進行檢查,應該選擇NET TO ALL.而不是SAME NET有關各項參數的含義請仔細閱讀第5部教程. 問： U101元件已建好，但元件框的拐角處不知是否正確，請幫忙CHECK 答：元件框等可以通過修改編輯來完成。問： U102和U103元件沒建完全，在自動建元件參數中有幾個不明白：如：SOIC--》silk screen欄下spacing from pin與outdent from first pin對應U102和U103元件應寫什么數值，還有這兩個元件SILK怎么自動設置，以及SILK內有個圓圈怎么才能畫得與該元件參數一致。 答：Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點間的距離.請根據元件資料自己計算。
上傳時間： 2014-01-03
上傳用戶：Divine
labview+8.2入門教程，工程資源管理器 如何創建和使用 LabVIEW 中的 LLB 文件 如何使用 VI 的重入屬性（Reentrant） 用戶自定義控件中
上傳時間： 2013-10-20
上傳用戶：xuanchangri
串行NOR Flash是用串口進行連續數據存取的小尺寸、低功耗Flash存儲器；相對于并行Flash，它用更少的引腳傳送數據，這降低了系統空間、功耗、成本。它內部的地址空間是線性的，隨機訪問速度快；它的傳輸效率高，在1~ 4MB的小容量時具有很高的性價比。更重要的是，串行NOR Flash的讀寫操作十分簡單。這些優勢使得串行NOR Flash被廣泛地用于微型、低功耗的數據存儲系統。串行NOR Flash 可通過SPI進行操作。用戶根據NOR Flash芯片自定義的協議，通過SPI發送命令到芯片，并接收NOR Flash芯片返回的狀態信息和數據信息。此外，用戶在使用串行NOR Flash時需要注意其支持哪些類型的SPI操作方式。
上傳時間： 2013-11-08
上傳用戶：wangjin2945
親密接觸ASP.Net，不錯的教程
上傳時間： 2015-01-10
上傳用戶：來茴
flash鼠標事件，flash的教程
上傳時間： 2015-01-10
上傳用戶：trepb001
VC源代碼管理軟件之 CodeHelp(無源碼)作者姓名：祝小斌郵件地址：thinkry@263.net開發環境：VC6.0 Windows 2000測試環境：Windows 2000 功能介紹：========== 概 述========== 程序員可能常有這樣的煩惱：編程中經常需要去查閱以前寫過的代碼片斷，而每次打開代碼所在的工程既費時又費力。 知識管理越來越被大家所重視，源代碼也應該做為一種知識資源，納入知識管理體系中去。CodeHelp 是為了方便程序員更好的管理自己的源代碼而寫的一款免費軟件。 利用 CodeHelp，可以方便的管理你的各種技術資料和源代碼。 CodeHelp 以目錄樹來管理代碼文件，你可以自由定義目錄，并能夠自由移動修改，支持無限分支延伸。采用分段讀入方式，能支持超大的目錄樹。 CodeHelp 支持“語法突出”方式顯示代碼（目前僅支持C/C++）。能高亮顯示源代碼中的“注釋”、“關鍵字”和“字符串”，和在 VC6.0 看起來完全一樣。 CodeHelp 采用 TabView 來顯示多個源代碼文件，查看起來非常方便。
標簽： Windows 2000 CodeHelp thinkry
上傳時間： 2015-01-28
上傳用戶：huql11633
簡單明了的CSS教程，可供網站開發人員的快速參考。
上傳時間： 2013-12-17
上傳用戶：z754970244
一個非常好的介紹CORBA原理的教程，可以快速學習CORBA編程
上傳時間： 2015-02-19
上傳用戶：ikemada
利用RTOS機制實現機械系統中的質量，阻尼等...也可利用鍵盤輸入m，k，c，來改變sin波的位移量
上傳時間： 2014-01-11
上傳用戶：13517191407
