用Verilog語(yǔ)言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過(guò)簡(jiǎn)單試驗(yàn),可用.沒(méi)有經(jīng)過(guò)長(zhǎng)期驗(yàn)證.做簡(jiǎn)單修改即可應(yīng)用!
標(biāo)簽： Verilog FPGA PWM 語(yǔ)言
上傳時(shí)間： 2013-08-16
上傳用戶：梧桐
本文設(shè)計(jì)的FPGA模塊需要對(duì)GPS、便攜打印機(jī)和串口數(shù)據(jù)進(jìn)行處理，將詳細(xì)介紹如何設(shè)計(jì)FPGA和不同外設(shè)之間的數(shù)據(jù)傳輸。同時(shí)，在RTL編碼中，編寫使綜合與布局布線效果更佳的代碼。
標(biāo)簽： FPGA GPS 模塊
上傳用戶：bruce5996
關(guān)于FPGA軟件無(wú)線電的知識(shí)，對(duì)于想接觸用FPGA來(lái)實(shí)現(xiàn)通信算法的朋友很有幫助。
標(biāo)簽： FPGA 軟件無(wú)線電
上傳用戶：hgy9473
一種基于FPGA 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法，采用全并行加流水結(jié)構(gòu), 可在一個(gè)時(shí)鐘節(jié)拍內(nèi)完成32 點(diǎn)FFT 運(yùn)算的功能, 設(shè)計(jì)最高運(yùn)算速度可達(dá)11ns
標(biāo)簽： FPGA FFT 并行 設(shè)計(jì)方法
上傳用戶：467368609
用FPGA設(shè)計(jì)數(shù)字系統(tǒng)，2007年上海FPGA研修班王巍老師講義
標(biāo)簽： FPGA 數(shù)字系統(tǒng)
上傳用戶：duoshen1989
FPGA/CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享，有助于設(shè)計(jì)能力提高
標(biāo)簽： FPGA CPLD 數(shù)字 電路設(shè)計(jì)
上傳時(shí)間： 2013-08-17
上傳用戶：flg0001
:針對(duì)現(xiàn)場(chǎng)可編程門陣列(FPGA)芯片的特點(diǎn),研究FPGA中雙向端口I/O的設(shè)計(jì),同時(shí)給出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設(shè)計(jì)方法,選用Xilinx的Spartan2E芯片設(shè)計(jì)一個(gè)多通道圖像信號(hào)處理系統(tǒng)。
標(biāo)簽： FPGA 雙向端口
上傳用戶：xiaoyunyun
基于FPGA的調(diào)頻高斯濾波器介紹了用FPGA實(shí)現(xiàn)的調(diào)頻高斯濾波器。
標(biāo)簽： FPGA 調(diào)頻 濾波器 高斯
上傳用戶：x4587
FPGA芯片的電源控制的 選擇,基礎(chǔ)要求
標(biāo)簽： FPGA 芯片 電源控制
上傳用戶：zhichenglu
CPLD/FPGA 入門文檔。國(guó)內(nèi)某知名fpga開(kāi)發(fā)商編寫的基礎(chǔ)教程，共18篇。從使用fpga如何點(diǎn)亮led燈到VGA到8051內(nèi)核使用方法。如果您是打算學(xué)習(xí)cpld/fpga，建議先閱讀這些文章再選擇采購(gòu)開(kāi)發(fā)板。
標(biāo)簽： CPLD FPGA 文檔
上傳用戶：hn891122
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
