詳述802.11g-2003 在2.4 GHZ帶寬高速傳輸技術、標準
上傳時間： 2017-07-15
上傳用戶：gyq
0234、1.8V 5.2 GHZ 差分結構CMOS 低噪聲放大器
標簽：
上傳時間： 2014-04-09
上傳用戶：cgmmei
0239、1.8 GHZ CMOS 有源負載低噪聲放大器
標簽：
上傳時間： 2014-04-09
上傳用戶：lxm
智能家庭信息系統(tǒng)是集自動化、計算機、通信技術于一體的“3C”系統(tǒng)，它將各種家電產品結合成一個有機整體，實現(xiàn)了對家電設備進行集中或異地控制和管理，以及能夠與外界進行信息交互，以控制終端為突破口作為對家庭信息系統(tǒng)的研究，將有可能在以后的競爭中占據(jù)制高點，取得良好的經濟和社會效益。 本課題開發(fā)的智能家庭信息系統(tǒng)是以實際項目為背景，對基于網絡的嵌入式家庭信息系統(tǒng)進行了研究。通過對傳統(tǒng)智能家居的特點進行分析，指出了目前市場上的智能家居系統(tǒng)的局限性，提出了基于短距無線網絡的現(xiàn)代智能家居系統(tǒng)是將來的發(fā)展趨勢。 接著對智能家居控制的系統(tǒng)構架以及相關關鍵技術進行了分析和比較，指出基于IEEE802.15.4的ZigBee技術是目前最適合無線家居控制系統(tǒng)的無線標準，并對該標準進行了深入研究。 論文充分考慮到家庭信息化網絡的現(xiàn)狀和家庭內部各信息家電的互連、集中控制、遠程訪問與控制的需求，以及低成本實現(xiàn)的實際需要，及設備互連對傳輸帶寬和使用靈活性等特點的需要，設計了以無線ZigBee技術組成家庭網絡體系總體結構，避免了在家庭內部布線的缺陷，且滿足了功耗低，成本低，網絡容量大等要求。 設計了新型無線通訊模塊，該模塊主控芯片采用8位低功耗微控制器ATMEGA64及CHIPCON公司推出的首款符合2.4 GHZ IEEE802.15.4標準的射頻收發(fā)器CC2420來實現(xiàn)ZigBee模塊，它可以降低無線通訊的成本和提高無線通訊的可靠性，可以單獨使用，也可以嵌入其它設備。 論文采用了免費、公開的linux操作系統(tǒng)，并給出了在Linux上的開發(fā)流程。 最后，論文具體分析了無線ZigBee協(xié)議、ZigBee組網技術以及它們在將來的廣泛應用。深入地研究了HTTP超文本傳輸協(xié)議，設計了遠程客戶端訪問和控制家用電器的界面，并給出了部分軟件設計流程圖。
標簽： ARM 嵌入式系統(tǒng) 家 中的應用
上傳時間： 2013-04-24
上傳用戶：agent
數(shù)字射頻存儲器(Digital Radio FreqlJencyr：Memory DRFM)具有對射頻信號和微波信號的存儲、處理及傳輸能力，已成為現(xiàn)代雷達系統(tǒng)的重要部件。現(xiàn)代雷達普遍采用了諸如脈沖壓縮、相位編碼等更為復雜的信號處理技術，DRFM由于具有處理這些相干波形的能力，被越來越廣泛地應用于電子對抗領域作為射頻頻率源。目前，國內外對DRFM技術的研究還處于起步階段，DRFM部件在采樣率、采樣精度及存儲容量等方面，還不能滿足現(xiàn)代雷達信號處理的要求。 本文介紹了DRFM的量化類型、基本組成及其工作原理，在現(xiàn)有的研究基礎上提出了一種便于工程實現(xiàn)的設計方法，給出了基于現(xiàn)場可編程門陣列(Field Programmable Gate Array FPGA)實現(xiàn)的幅度量化DRFM設計方案。本方案的采樣率為1 GHZ、采樣精度12位，具體實現(xiàn)是采用4個采樣率為250 MHz的ADC并行交替等效時間采樣以達到1 GHZ的采樣率。單通道內采用數(shù)字正交采樣技術進行相干檢波，用于保存信號復包絡的所有信息。利用FPGA器件實現(xiàn)DRFM的控制器和多路采樣數(shù)據(jù)緩沖器，采用硬件描述語言(Very High Speed}lardware Description Language VHDL)實現(xiàn)了DRFM電路的FPGA設計和功能仿真、時序分析。方案中采用了大量的低壓差分信號(Low Voltage Differential Signaling LVDS)邏輯的芯片，從而大大降低了系統(tǒng)的功耗，提高了系統(tǒng)工作的可靠性。本文最后對采用的數(shù)字信號處理算法進行了仿真，仿真結果證明了設計方案的可行性。 本文提出的基于FPGA的多通道DRFM系統(tǒng)與基于專用FIFO存儲器的DRFM相比，具有更高的性能指標和優(yōu)越性。
上傳時間： 2013-06-01
上傳用戶：lanwei
為了滿足寬頻段、細步進頻率綜合器的工程需求，對基于多環(huán)鎖相的頻率合成器進行了分析和研究。在對比傳統(tǒng)單環(huán)鎖相技術基礎上，介紹了采用DDS+PLL多環(huán)技術實現(xiàn)寬帶細步進頻綜，輸出頻段10~13 GHZ，頻率步進10 kHz，相位噪聲達到-92 dBc/Hz@1 kHz，雜散抑制達到-68 dBc，滿足實際工程應用需求。
上傳時間： 2013-10-12
上傳用戶：Late_Li
本文介紹了AD公司的RF/IF相位和幅度測量芯片AD8302，并以此芯片為核心，組合功分器、延遲線和FPGA芯片設計了瞬時測頻接收機，改進了傳統(tǒng)的設計方案。依照設計制作了測頻系統(tǒng)，并對系統(tǒng)整體性能進行了測試，測試結果表明本系統(tǒng)可以準確測量1.4~2.0 GHZ范圍內的信號，測頻精度為10 MHz。
上傳時間： 2013-10-26
上傳用戶：zsjzc
本電路為寬帶直接變頻發(fā)射機模擬部分的完整實施方案（模擬基帶輸入、RF輸出）。通過使用鎖相環(huán)(PLL)和寬帶集成電壓控制振蕩器(VCO)，本電路支持500 MHz至4.4 GHZ范圍內的RF頻率。PLL中的LO執(zhí)行諧波濾波，確保提供出色的正交精度。低噪聲LDO確保電源管理方案對相位噪聲和EVM沒有不利影響。這種器件組合可以提供500 MHz至4.4 GHZ頻率范圍內業(yè)界領先的直接變頻發(fā)射機性能。
上傳時間： 2013-11-23
上傳用戶：墻角有棵樹
低噪聲放大器是接收機中最重要的模塊之一，文中采用了低噪聲、較高關聯(lián)增益、PHEMT技術設計的ATF-35176晶體管，設計了一種應用于5.5~6.5 GHZ頻段的低噪聲放大器。為了獲得較高的增益，該電路采用三級級聯(lián)放大結構形式，并通過ADS軟件對電路的增益、噪聲系數(shù)、駐波比、穩(wěn)定系數(shù)等特性進行了研究設計，最終得到LNA在該頻段內增益大于32.8 dB，噪聲小于1.5 dB，輸入輸出駐波比小于2，達到設計指標。
上傳時間： 2013-11-15
上傳用戶：brilliantchen
介紹了一種橫向Ka波段寬帶波導-微帶探針過渡的設計，基于有限元場分析軟件Ansoft HFSS對該類過渡的設計方法進行了研究。最后給出了Ka波段內的優(yōu)化數(shù)據(jù)。仿真結果表明，該寬帶波導-微帶探針過渡在26.5G~40 GHZ內插入損耗小于0.065 dB，達到了設計目標。
上傳時間： 2014-05-27
上傳用戶：gxy670166755
