基于ZedBoard和linux的應(yīng)用程序HelloWorld的實現(xiàn)（完整工程）獲取Zedboard可運行的linux Digilent官網(wǎng)給出Zedboard的可運行l(wèi)inux設(shè)計ZedBoard_OOB_Design包，可從http://www.digilentinc.com/Data/Documents/Other/ZedBoard_OOB_Design.zip獲取，下載后解壓，可以看到包的結(jié)構(gòu)和內(nèi)容
標(biāo)簽： HelloWorld ZedBoard linux 應(yīng)用程序
上傳時間： 2015-01-01
上傳用戶：dragonhaixm
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計的語言。用Verilog HDL描述的電路設(shè)計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設(shè)計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應(yīng)的模型類型共有以下五種： 系統(tǒng)級（system）：用高級語言結(jié)構(gòu)實現(xiàn)設(shè)計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結(jié)構(gòu)實現(xiàn)設(shè)計算法的模型。 RTL級（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動和如何處理這些數(shù)據(jù)的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關(guān)級（switch-level）：描述器件中三極管和儲存節(jié)點以及它們之間連接的模型。 一個復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個Verilog HDL模塊構(gòu)成的，每一個模塊又可以由若干個子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設(shè)計的模塊交互的現(xiàn)存電路或激勵信號源。利用Verilog HDL語言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個模塊間的清晰層次結(jié)構(gòu)來描述極其復(fù)雜的大型設(shè)計，并對所作設(shè)計的邏輯電路進行嚴(yán)格的驗證。 Verilog HDL行為描述語言作為一種結(jié)構(gòu)化和過程性的語言，其語法結(jié)構(gòu)非常適合于算法級和RTL級的模型設(shè)計。這種行為描述語言具有以下功能： · 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發(fā)其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。 · 提供了可帶參數(shù)且非零延續(xù)時間的任務(wù)（task）程序結(jié)構(gòu)。 · 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。 · 提供了用于建立表達式的算術(shù)運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結(jié)構(gòu)化的語言也非常適合于門級和開關(guān)級的模型設(shè)計。因其結(jié)構(gòu)化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態(tài)模型。 Verilog HDL的構(gòu)造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設(shè)定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風(fēng)格。其中有許多語句如：if語句、case語句等和C語言中的對應(yīng)語句十分相似。如果讀者已經(jīng)掌握C語言編程的基礎(chǔ)，那么學(xué)習(xí)Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習(xí)就能很好地掌握它，利用它的強大功能來設(shè)計復(fù)雜的數(shù)字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標(biāo)簽： Verilog_HDL
上傳時間： 2014-12-04
上傳用戶：cppersonal
電子發(fā)燒友網(wǎng)：本資料是關(guān)于單片機及接口技術(shù)這門課程的期末考試試卷及答案的詳解。 8.當(dāng)需要從MCS-51單片機程序存儲器取數(shù)據(jù)時，采用的指令為( )。 a)MOV A, @R1 b)MOVC A, @A + DPTR c)MOVX A, @ R0 d)MOVX A, @ DPTR 二、填空題(每空1分，共30分) 1.一個完整的微機系統(tǒng)由 和 兩大部分組成。 2.8051 的引腳RST是____(IN腳還是OUT腳)，當(dāng)其端出現(xiàn)____電平時,8051進入復(fù)位狀態(tài)。8051一直維持這個值，直到RST腳收到____電平，8051才脫離復(fù)位狀態(tài)，進入程序運行狀態(tài)，從ROM H單元開始取指令并翻譯和執(zhí)行。 3.半導(dǎo)體存儲器分成兩大類 和 ，其中 具有易失性，常用于存儲 。
上傳時間： 2015-01-03
上傳用戶：wfl_yy
軟件名稱 銳通大型電子購物系統(tǒng) 運行環(huán)境 ASP環(huán)境 軟件語言 國產(chǎn)軟件 整理時間 2004-8-15 15:07:33 軟件類型 ASP源碼 程序主頁 http://xrlt.yeah.net 授權(quán)方式 免費軟件 聯(lián)系作者 http://www.idler-et.com/comic-et/home/ 軟件大小 663 KB 界面預(yù)覽 沒有預(yù)覽圖片 軟件等級 解壓密碼 本站默認(rèn)解壓密碼:www.ttxx.com 下載統(tǒng)計 本日下載：3 本周下載：4 本月下載：11 總共下載：170 ∷軟件簡介∷ 完全仿照8848網(wǎng)站設(shè)計的網(wǎng)上購物系統(tǒng)，功能真夠強大，不必做太多的說明，如果你去過8848，便會對此有比較深刻的了解。
上傳時間： 2013-12-23
上傳用戶：xzt
這是一個根據(jù)網(wǎng)表建立矩陣的程序，這些矩陣可以用來解方程
上傳時間： 2013-12-21
上傳用戶：笨小孩
該程序由C語言編寫而成，主要是關(guān)于文件的壓縮與解壓縮，程序簡單易懂，非常適合出學(xué)者模仿。
上傳時間： 2015-01-29
上傳用戶：xlcky
《TCP/IP詳解，卷1：協(xié)議》是一本完整而詳細的TCP/IP協(xié)議指南。描述了屬于每一層的各個協(xié)議以及它們?nèi)绾卧诓煌僮飨到y(tǒng)中運行。作者用Lawrence Berkeley實驗室的tcpdump程序來捕獲不同操作系統(tǒng)和TCP/IP實現(xiàn)之間傳輸?shù)牟煌纸M。對tcpdump輸出的研究可以幫助理解不同協(xié)議如何工作。 本書適合作為計算機專業(yè)學(xué)生學(xué)習(xí)網(wǎng)絡(luò)的教材和教師參考書。也適用于研究網(wǎng)絡(luò)的技術(shù)人員。
上傳時間： 2013-12-23
上傳用戶：yepeng139
Demo程序經(jīng)Keil701編譯后，代碼量為7-8K，可直接在KeilC51上仿真運行。 使用方法：解壓后雙擊yy項目，點調(diào)試即可在串口仿真看到結(jié)果。 Demo程序創(chuàng)建了3個任務(wù)A、B、C優(yōu)先級分別為2、3、4，A每秒顯示一次，B每3秒顯示一次，C每6秒顯示一次。從顯示結(jié)果看，顯示3個A后顯示1個B，顯示6個A和2個B后顯示1個C，結(jié)果顯然正確。用戶可以仿照范例運用更多系統(tǒng)API函數(shù)寫出自己的程序。只要程序中有顯示語句就可以用軟件仿真器看結(jié)果。注意：系統(tǒng)提供的顯示函數(shù)是并發(fā)的，他不是直接顯示到串口，而是先輸出到顯存，用戶不必擔(dān)心IO慢速操作影響程序運行。串口輸入也采用了同樣的技術(shù)，他使得用戶在CPU忙于處理其他任務(wù)時照樣可以盲打輸入命令。 將EXL2-shell目錄下的文件覆蓋yy目錄下的同名文件，將word.c、yyshell.c、yyshellsub.c、mystring.c加入項目，刪除yy1.c，編譯后調(diào)試即可。輸入help可得到在線幫助，具體命令用法見文章說明。 yangye網(wǎng)友推薦http://www.sics.se/~adam/lwip/網(wǎng)站學(xué)習(xí)TCPIP，該網(wǎng)站開放源代碼的lwip是專為8bit和16bitMCU設(shè)計的TCPIP協(xié)議棧，已在多種CPU上移植成功，推薦大家下載。
上傳時間： 2014-11-01
上傳用戶：hopy
Linux下的usb無線網(wǎng)卡驅(qū)動程序源碼(下載后請將名稱改為atmelwlandriver-3.3.5.5.tar.bz2，然后可以解壓使用)
標(biāo)簽： atmelwlandriver Linux usb tar
上傳時間： 2015-03-01
上傳用戶：bruce
C++編的用rle編碼壓縮文件的程序，包括解壓
上傳時間： 2014-11-17
上傳用戶：AbuGe
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
