RFID 低頻基站芯片開發(fā)及應(yīng)用文檔 方便開發(fā)
上傳時(shí)間： 2013-05-15
上傳用戶：qiao8960
vga文檔vga文檔vga文檔vga文檔vga文檔
上傳時(shí)間： 2013-05-16
上傳用戶：jing911003
數(shù)字視頻監(jiān)控技術(shù)無(wú)論是在軍事領(lǐng)域還是在民用領(lǐng)域，都有著重要的作用和廣泛的應(yīng)用市場(chǎng)及前景。迫切的軍用和民用需求，推動(dòng)著視頻監(jiān)控技術(shù)持續(xù)而迅猛的發(fā)展。為了提高監(jiān)控視頻的圖像質(zhì)量，使設(shè)備小型化，以便能滿足各種條件下的適用場(chǎng)合，目前基于FPGA的數(shù)字視頻偵察監(jiān)控系統(tǒng)已成為一種主流的解決方案。 本文設(shè)計(jì)了一種可以在戰(zhàn)場(chǎng)上使用的數(shù)字視頻偵察監(jiān)控系統(tǒng)。該系統(tǒng)配備了12路攝像頭，當(dāng)偵察車或者裝甲車在向前進(jìn)的時(shí)候，可以做到對(duì)周圍的環(huán)境全方位的偵察監(jiān)控，從而對(duì)判斷戰(zhàn)場(chǎng)的情況起到了巨大的作用。 本文首先介紹了數(shù)字視頻監(jiān)控技術(shù)的發(fā)展與現(xiàn)狀，視頻數(shù)據(jù)的產(chǎn)生以及接收特性和FPGA技術(shù)的基本概念，在此基礎(chǔ)上研究了視頻信號(hào)的組成方式、VGA、DVI顯示接口以及顯示器的工作原理，分析了采用FPGA實(shí)現(xiàn)整個(gè)系統(tǒng)的可能性。接著，在充分考慮了要求達(dá)到的標(biāo)準(zhǔn)以后，選用了視頻解碼芯片SAA7111A、視頻編碼芯片ADV7125、DVI發(fā)送芯片TFP410、CY7C1061AV33型SRAM以及EP2C35FBGA672型FPGA芯片應(yīng)用于硬件電路設(shè)計(jì)。然后設(shè)計(jì)出電路原理圖以及PCB版圖。最后，根據(jù)系統(tǒng)工作要求，本文設(shè)計(jì)了FPGA系統(tǒng)中的片內(nèi)邏輯模塊，包括視頻采集緩沖異步FIFO（先進(jìn)先出）模塊、I2C總線配置模塊、視頻幀存控制模塊、VGA視頻顯示模塊、DVI視頻顯示模塊等。在此基礎(chǔ)上完成了系統(tǒng)軟硬件調(diào)試，最終成功的實(shí)現(xiàn)了12路攝像頭的切換顯示和對(duì)周圍環(huán)境的全方位監(jiān)控，達(dá)到了預(yù)定的設(shè)計(jì)目標(biāo)。
標(biāo)簽： FPGA 數(shù)字視頻 監(jiān)控
上傳時(shí)間： 2013-07-30
上傳用戶：yw14205
s3c2440芯片中文手冊(cè)，不要錯(cuò)過(guò)呀，好東西，想要的速度下載
上傳時(shí)間： 2013-04-24
上傳用戶：abc123456.
SATA接口是新一代的硬盤串行接口標(biāo)準(zhǔn)，和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執(zhí)行效率高的明顯優(yōu)勢(shì)。SATA2．0是SATA的第二代標(biāo)準(zhǔn)，它規(guī)定在數(shù)據(jù)線上使用LVDS NRZ串行數(shù)據(jù)流傳輸數(shù)據(jù)，速率可達(dá)3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊(duì)列）、端口復(fù)用器、交錯(cuò)啟動(dòng)等一系列技術(shù)特征。正是由于以上的種種技術(shù)優(yōu)點(diǎn)，SATA硬盤業(yè)已被廣泛的使用于各種企業(yè)級(jí)和個(gè)人用戶。 硬盤作為主要的信息載體之一，其信息安全問(wèn)題尤其引起人們的關(guān)注。由于在加密時(shí)需要實(shí)時(shí)處理大量的數(shù)據(jù)，所以對(duì)硬盤數(shù)據(jù)的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結(jié)合起來(lái)進(jìn)行設(shè)計(jì)和研究，完成基于SATA2．0接口的加解密芯片系統(tǒng)設(shè)計(jì)具有重要的使用價(jià)值和研究?jī)r(jià)值。 本論文首先介紹了SATA2．0的總線協(xié)議，其協(xié)議體系結(jié)構(gòu)包括物理層、鏈路層、傳輸層和命令層，并對(duì)系統(tǒng)設(shè)計(jì)中各個(gè)層次中涉及的關(guān)鍵問(wèn)題進(jìn)行了闡述。其次，本論文對(duì)ATA協(xié)議和命令進(jìn)行了詳細(xì)的解釋和分析，并針對(duì)設(shè)計(jì)中涉及的命令和對(duì)其做出的修改進(jìn)行了說(shuō)明。接著，本論文對(duì)SATA2．0加解密控制芯片的系統(tǒng)設(shè)計(jì)進(jìn)行了講解，包括硬件平臺(tái)搭建和器件選型、模塊和功能劃分、系統(tǒng)工作原理等，剖析了系統(tǒng)設(shè)計(jì)中的難點(diǎn)問(wèn)題并給出解決問(wèn)題的方法。然后，對(duì)系統(tǒng)數(shù)據(jù)通路的各個(gè)模塊的設(shè)計(jì)和實(shí)現(xiàn)進(jìn)行詳盡的闡述，并給出各個(gè)模塊的驗(yàn)證結(jié)果。最后，本文簡(jiǎn)要的介紹了驗(yàn)證平臺(tái)搭建和測(cè)試環(huán)境、測(cè)試方法等問(wèn)題，并分析測(cè)試結(jié)果。 本SATA2．0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進(jìn)行測(cè)試，目前工作正常，性能良好，已經(jīng)達(dá)到項(xiàng)目性能指標(biāo)要求。本論文在SATA加解密控制芯片設(shè)計(jì)與實(shí)現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟(jì)價(jià)值。
上傳時(shí)間： 2013-04-24
上傳用戶：JIUSHICHEN
51單片機(jī)綜合學(xué)習(xí)系統(tǒng) STC芯片燒寫軟件
上傳時(shí)間： 2013-04-24
上傳用戶：akk13
51單片機(jī)綜合學(xué)習(xí)系統(tǒng) SST芯片燒寫軟件
上傳時(shí)間： 2013-07-21
上傳用戶：plsee
隨著數(shù)碼技術(shù)的不斷發(fā)展，數(shù)字圖像處理的應(yīng)用領(lǐng)域不斷擴(kuò)大，其實(shí)時(shí)處理技術(shù)成為研究的熱點(diǎn)。VLSI技術(shù)的迅猛發(fā)展為數(shù)字圖像實(shí)時(shí)處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA(現(xiàn)場(chǎng)可編程門陣列)的特點(diǎn)使其非常適用于進(jìn)行一些基于像素級(jí)的圖像處理。 傳統(tǒng)的圖像顯示系統(tǒng)必須連接到PC才能觀察圖像視頻，存在著高速實(shí)時(shí)性、穩(wěn)定性問(wèn)題。本設(shè)計(jì)脫離高清晰工業(yè)相機(jī)必須與PC連接才可以觀看到高清晰圖像的束縛，實(shí)現(xiàn)系統(tǒng)的小型化。針對(duì)130萬(wàn)像素彩色1/2英寸鎂光CMOS圖像傳感器，提出用硬件實(shí)現(xiàn)Bayer格式到RGB格式轉(zhuǎn)換的設(shè)計(jì)方案，完成由黑白圖像到高清彩色圖像的轉(zhuǎn)換，用SDRAM作緩存，輸出標(biāo)準(zhǔn)VGA信號(hào)，可直接連接VGA顯示器、投影儀等設(shè)備進(jìn)行實(shí)時(shí)的視頻圖像觀看，與模擬相機(jī)740X576分辨率(480線)圖像相比，設(shè)計(jì)圖像畫質(zhì)相當(dāng)于1280X1024分辨率(750線)，最高幀率25fps，整個(gè)結(jié)構(gòu)應(yīng)用FPGA作為主控制器，用少量的緩存代替?zhèn)鹘y(tǒng)的大容量存儲(chǔ)，加快了運(yùn)算速率，減小了電路規(guī)模，滿足圖像實(shí)時(shí)處理的要求，使展現(xiàn)出來(lái)的視頻圖像得到質(zhì)的飛躍。可以廣泛應(yīng)用于工業(yè)控制和遠(yuǎn)程監(jiān)控等領(lǐng)域。 論文研究的重點(diǎn)是采用altera公司EP2C芯片前端驅(qū)動(dòng)CMOS圖像傳感器，實(shí)時(shí)采集Bayer圖像象素，分析研究CFA圖像插值算法，實(shí)現(xiàn)了基于FPGA的實(shí)時(shí)線性插值算法，能夠?qū)斎胧敲肯袼?bit、分辨率為1280×1204的Bayer模式圖像數(shù)據(jù)進(jìn)行實(shí)時(shí)重構(gòu)，輸出彩色RGB圖像。由端口FIFO作為數(shù)據(jù)緩沖，存儲(chǔ)一幀圖像到高速SDRAM，構(gòu)建VGA顯示控制器，實(shí)現(xiàn)對(duì)輸入是每像素24bit(RGB101010)、分辨率為640×480、幀頻25HZ彩色圖像進(jìn)行實(shí)時(shí)顯示。 整個(gè)模塊結(jié)構(gòu)包括電源模塊單元等、CMOS成像單元、FPGA數(shù)據(jù)處理單元、SDRAM控制單元、VGA顯示接口單元。 最后，對(duì)系統(tǒng)進(jìn)行了調(diào)試。經(jīng)實(shí)驗(yàn)驗(yàn)證，系統(tǒng)達(dá)到了實(shí)時(shí)性，能正確和可靠的工作。整個(gè)設(shè)計(jì)模塊能夠滿足高幀率和高清晰的實(shí)時(shí)圖像處理，占用系統(tǒng)資源很少，用較少的時(shí)間完成了圖像數(shù)據(jù)的轉(zhuǎn)換，提高了效率。
標(biāo)簽： FPGA 實(shí)時(shí)圖像采集 與處理系統(tǒng)
上傳時(shí)間： 2013-06-08
上傳用戶：zhengjian
MP3音樂(lè)是目前最為流行的音樂(lè)格式，因其音質(zhì)、復(fù)雜度與壓縮比的完美折中，占據(jù)著廣闊的市場(chǎng)，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛(ài)。本文以MPEG-1的MP3音頻解碼器為研究對(duì)象，在實(shí)時(shí)性、面積等約束條件下，研究MP3解碼電路的設(shè)計(jì)方法，實(shí)現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗(yàn)證方法。 論文的主要貢獻(xiàn)如下： (1)使用算法融合方法合并MP3解碼過(guò)程的相關(guān)步驟，以減少緩沖區(qū)存儲(chǔ)單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內(nèi)部的三個(gè)算法步驟融合在一起進(jìn)行設(shè)計(jì)，可以省去存儲(chǔ)中間計(jì)算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設(shè)計(jì)技術(shù)，設(shè)置寄存器把較長(zhǎng)的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問(wèn)公共緩存技術(shù)，合理規(guī)劃各計(jì)算子模塊的工作時(shí)序，將數(shù)據(jù)計(jì)算的時(shí)間隱藏在訪存過(guò)程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計(jì)算量，加快了數(shù)據(jù)處理的速度。 (3)設(shè)計(jì)了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語(yǔ)言設(shè)計(jì)RTL級(jí)電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺(tái)，實(shí)現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個(gè)，寄存器共有4024個(gè)，系統(tǒng)頻率可達(dá)69.6MHz，充分滿足了MP3解碼過(guò)程的實(shí)時(shí)性要求。實(shí)驗(yàn)結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
上傳時(shí)間： 2013-07-01
上傳用戶：xymbian
對(duì)弓網(wǎng)故障的檢測(cè)是當(dāng)今列車檢測(cè)的一項(xiàng)重要任務(wù)。原始故障視頻圖像具有極大的數(shù)據(jù)量，使實(shí)時(shí)存儲(chǔ)和傳輸故障視頻圖像極其困難。由于視頻的數(shù)據(jù)量相當(dāng)大，需要采用先進(jìn)的視頻編解碼協(xié)議進(jìn)行處理，進(jìn)而實(shí)現(xiàn)檢測(cè)現(xiàn)場(chǎng)的實(shí)時(shí)監(jiān)控。 @@ H．264/AVC(Advanced Video Coding)作為MPEG-4的第10部分，因其具有超高的壓縮效率、極好的網(wǎng)絡(luò)親和性，而被廣泛研究與應(yīng)用。H．264/AVC采用了先進(jìn)的算法，主要有整數(shù)變換、1/4像素精度插值、多模式幀間預(yù)測(cè)、抗塊效應(yīng)濾波器和熵編碼等。 @@ 本文使用硬件描述語(yǔ)言Verilog，以紅色颶風(fēng) II開發(fā)板作為硬件平臺(tái)，在開發(fā)工具QUARTUSII 6．0和MODELSIM_SE 6．1B環(huán)境中完成軟核的設(shè)計(jì)與仿真驗(yàn)證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片，實(shí)現(xiàn)視頻圖像采集、存儲(chǔ)、顯示以及實(shí)現(xiàn)H．264/AVC部分算法的基本系統(tǒng)。 @@ FPGA以其設(shè)計(jì)靈活、高速、具有豐富的布線資源等特性，逐漸成為許多系統(tǒng)設(shè)計(jì)的首選，尤其是與Verilog和VHDL等語(yǔ)言的結(jié)合，大大變革了電子系統(tǒng)的設(shè)計(jì)方法，加速了系統(tǒng)的設(shè)計(jì)進(jìn)程。 @@ 本文首先分析了FPGA的特點(diǎn)、設(shè)計(jì)流程、verilog語(yǔ)言等，然后對(duì)靜態(tài)圖像及視頻圖像的編解碼進(jìn)行詳細(xì)的分析，比如H．264/AVC中的變換、量化、熵編碼等：并以JM10．2為平臺(tái)，運(yùn)用H．264/AVC算法對(duì)視頻序列進(jìn)行大量的實(shí)驗(yàn)，對(duì)不同分辨率、量化步長(zhǎng)、視頻序列進(jìn)行編解碼以及對(duì)結(jié)果進(jìn)行分析。接著以紅色颶風(fēng)II開發(fā)板為平臺(tái)，進(jìn)行視頻圖像的采集存儲(chǔ)、顯示分析，其中詳細(xì)分析了SAA7113的配置、CCD信號(hào)的A/D轉(zhuǎn)換、I2C總線、視頻的數(shù)字化ITU-R BT．601標(biāo)準(zhǔn)介紹及視頻同步信號(hào)的獲取、基于SDRAM的視頻幀存儲(chǔ)、VGA顯示控制設(shè)計(jì)；最后運(yùn)用verilog語(yǔ)言實(shí)現(xiàn)H．264/AVC部分算法，并進(jìn)行功能仿真，得到預(yù)計(jì)的效果。 @@ 本文實(shí)現(xiàn)了整個(gè)視頻信號(hào)的采集存儲(chǔ)、顯示流程，詳細(xì)研究了H．264/AVC算法，并運(yùn)用硬件語(yǔ)言實(shí)現(xiàn)了部分算法，對(duì)視頻編解碼芯片的設(shè)計(jì)具有一定的參考價(jià)值。 @@關(guān)鍵詞：FPGA；H．264/AVC；視頻；verilog；編解碼
上傳時(shí)間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<bdo id="ig2s8"></bdo>