特點(diǎn) 精確度0.1%滿刻度 ±1位數(shù) 可量測 交直流電流/交直流電壓/電位計(jì)/傳送器/Pt-100/荷重元/電阻 等信號 顯示范圍-1999-9999可任意規(guī)劃 具有異常值與異常次數(shù)記錄保留功能 異常信號過高或過低或范圍內(nèi)或范圍外檢測可任意設(shè)定 報(bào)警繼電器復(fù)歸方式可任意設(shè)定 尺寸小,穩(wěn)定性高 2.主要規(guī)格 精確度: 0.1% F.S. ±1 digit 0.2% F.S. ±1 digit(AC) 取樣時(shí)間: 16 cycles/sec. 顯示值范圍: -1999 - +9999 digit adjustable 啟動延遲動作時(shí)間: 0-99.9 second adjustable 繼電器延遲動作時(shí)間: 0-99.9 second adjustable 繼電器復(fù)歸方式: Manual (N) / latch(L) can be modified 繼電器動作方向: HI /LO/GO/HL can be modified 繼電器容量: AC 250V-5A, DC 30V-7A 過載顯示: "doFL" 溫度系數(shù): 50ppm/℃ (0-50℃) 顯示幕: Red HIgh efficiency LEDs HIgh 14.22mm(.56")(PV) Red HIgh efficiency LEDs HIgh 7.0mm(.276")(NO) 參數(shù)設(shè)定方式: Touch switches 記憶型式 : Non-volatile E2PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc(input/output 使用環(huán)境條件 : 0-50℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) CE認(rèn)證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時(shí)間： 2013-11-02
上傳用戶：fandeshun
特點(diǎn) 最高輸入頻率 10KHz 計(jì)數(shù)速度 50/10000脈波/秒可選擇 四種輸入模式可選擇(加算,減算,加減算,90度相位差加減算) 90度相位差加減算具有提高解析度4倍功能 輸入脈波具有預(yù)設(shè)刻度功能 計(jì)數(shù)暫時(shí)停止功能 3組報(bào)警功能 15BIT類比輸出功能 數(shù)位RS-485界面 2:主要規(guī)格 脈波輸入型式: Jump-pin selectable current sourcing(NPN) or current sinking (PNP) 脈波觸發(fā)電位: HI bias (CMOS) (VIH=7.5V, VIL=5.5V) LO bias (TTL) (VIH=3.7V, VIL=2.0V) 最高輸入頻率: <10KHz (up,down,up/down mode) <3KHz (quadrature mode) 輸出動作時(shí)間 : 0.1 to 99.9 second adjustable 輸出復(fù)歸方式: Manual(N) or automatic (R or C) can be modif 繼電器容量: AC 250V-5A, DC 30V-7A 顯示值范圍: -199999 to 999999 類比輸出解析度: 15 bit DAC 輸出反應(yīng)速度: < 1/f+10ms(0-90%) 輸出負(fù)載能力: < 10mA for voltage mode < 10V for current mode <[(V+)-7.5V]/20mA for two-wire mode 輸出之漣波: < 0.1% F.S. 通訊位址: "01"-"FF" 傳輸速度: 19200/9600/4800/2400 selective 通信協(xié)議: Modbus RTU mode 顯示幕: Red HIgh efficiency LEDs HIgh 14.22mm (.56") 參數(shù)設(shè)定方式: Touch switches 感應(yīng)器電源: 12VDC +/-3%(<60mA) 記憶方式: Non-volatile E2PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc (input/output) 使用環(huán)境條件: 0-50℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) CE認(rèn)證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時(shí)間： 2013-11-23
上傳用戶：redmoons
特點(diǎn) 最高輸入頻率 10KHz 計(jì)數(shù)速度 50/10000脈波/秒可選擇 四種輸入模式可選擇(加算,減算,加減算,90度相位差加減算) 90度相位差加減算具有提高解析度4倍功能 輸入脈波具有預(yù)設(shè)刻度功能 前置量設(shè)定功能(二段設(shè)定)可選擇 數(shù)位化指撥設(shè)定操作簡易 計(jì)數(shù)暫時(shí)停止功能 3組報(bào)警功能 2:主要規(guī)格 脈波輸入型式: Jump-pin selectable current sourcing(NPN) or current sinking (PNP) 脈波觸發(fā)電位: HI bias (CMOS) (VIH=7.5V, VIL=5.5V) LO bias (TTL) (VIH=3.7V, VIL=2.0V) 最高輸入頻率: <10KHz (up,down,up/down mode) <5KHz (quadrature mode) 輸出動作時(shí)間 : 0.1 to 99.9 second adjustable 輸出復(fù)歸方式: Manual(N) or automatic (R or C) can be modif 繼電器容量: AC 250V-5A, DC 30V-7A 顯示值范圍: -199999 to 999999 顯示幕: Red HIgh efficiency LEDs HIgh 9.2mm (.36") 參數(shù)設(shè)定方式: Touch switches 感應(yīng)器電源: 12VDC +/-3%(<60mA) ( 感應(yīng)器電源 ) 記憶方式: Non-volatile E2PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc (input/output) 使用環(huán)境條件: 0-50℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) CE認(rèn)證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
標(biāo)簽： 72 mm 微電腦 計(jì)數(shù)器
上傳時(shí)間： 2013-11-12
上傳用戶：909000580
買的開發(fā)板上帶的52個(gè)應(yīng)用于實(shí)物的程序，希望對大家有幫助
標(biāo)簽： 單片機(jī)開發(fā)板 c語言 程序 源代碼
上傳時(shí)間： 2013-11-04
上傳用戶：xymbian
3 FPGA設(shè)計(jì)流程 完整的FPGA 設(shè)計(jì)流程包括邏輯電路設(shè)計(jì)輸入、功能仿真、綜合及時(shí)序分析、實(shí)現(xiàn)、加載配置、調(diào)試。FPGA 配置就是將特定的應(yīng)用程序設(shè)計(jì)按FPGA設(shè)計(jì)流程轉(zhuǎn)化為數(shù)據(jù)位流加載到FPGA 的內(nèi)部存儲器中，實(shí)現(xiàn)特定邏輯功能的過程。由于FPGA 電路的內(nèi)部存儲器都是基于RAM 工藝的，所以當(dāng)FPGA電路電源掉電后，內(nèi)部存儲器中已加載的位流數(shù)據(jù)將隨之丟失。所以，通常將設(shè)計(jì)完成的FPGA 位流數(shù)據(jù)存于外部存儲器中，每次上電自動進(jìn)行FPGA電路配置加載。 4 FPGA配置原理 以Xilinx公司的Qpro Virtex HI-Rel系列XQV100電路為例，F(xiàn)PGA的配置模式有四種方案可選擇：MasterSerial Mode，Slave Serial Mode，Master selectMAPMode，Slave selectMAP Mode。配置是通過芯片上的一組專/ 復(fù)用引腳信號完成的，主要配置功能信號如下： (1)M0、M1、M2：下載配置模式選擇; (2)CLK：配置時(shí)鐘信號; (3)DONE：顯示配置狀態(tài)、控制器件啟動;
標(biāo)簽： Xilinx FPGA 集成電路 動態(tài)老化
上傳時(shí)間： 2013-11-18
上傳用戶：oojj
protel 99se 使用技巧以及常見問題解決方法：里面有一些protel 99se 特別技巧，還有我們經(jīng)常遇到的一些問題！如何使一條走線至兩個(gè)不同位置零件的距離相同? 您可先在Design/Rule/HIgh Speed/Matched Net Lengths的規(guī)則中來新增規(guī)則設(shè)定,最后再用Tools/EqualizeNet Lengths 來等長化即可。 Q02、在SCHLIB中造一零件其PIN的屬性，如何決定是Passive, Input, I/O, HI- Z,Power,…..？在HELP中能找到說明嗎？市面有關(guān) SIM？PLD？的書嗎？或貴公司有講義？ 你可在零件庫自制零件時(shí)點(diǎn)選零件Pin腳,并在Electrical Type里,可以自行設(shè)定PIN的 屬性,您可參考臺科大的Protel sch 99se 里面有介紹關(guān)于SIM的內(nèi)容。 Q03、請問各位業(yè)界前輩,如何能順利讀取pcad8.6版的線路圖,煩請告知 Protel 99SE只能讀取P-CAD 2000的ASCII檔案格式,所以你必須先將P-CAD8.6版的格式轉(zhuǎn)為P-CAD 2000的檔案格式,才能讓Protel讀取。 Q04、請問我該如何標(biāo)示線徑大小的那個(gè)平方呢 你可以將格點(diǎn)大小設(shè)小,還有將字形大小縮小,再放置數(shù)字的平方位置即可。 Q05、請問我一次如何更改所有組件的字型 您可以點(diǎn)選其中一個(gè)組件字型,再用Global的方法就可以達(dá)成你的要求。
上傳時(shí)間： 2015-01-01
上傳用戶：yxgi5
Q01、如何使一條走線至兩個(gè)不同位置零件的距離相同? 您可先在Design/Rule/HIgh Speed/Matched Net Lengths的規(guī)則中來新增規(guī)則設(shè)定,最 后再用Tools/EqualizeNet Lengths 來等長化即可。 Q02、在SCHLIB中造一零件其PIN的屬性，如何決定是Passive, Input, I/O, HI- Z,Power,…..？在HELP中能找到說明嗎？市面有關(guān) SIM？PLD？的書嗎？或貴公司有講義？ 你可在零件庫自制零件時(shí)點(diǎn)選零件Pin腳,并在Electrical Type里,可以自行設(shè)定PIN的 屬性,您可參考臺科大的Protel sch 99se 里 面有介紹關(guān)于SIM的內(nèi)容。 Q03、請問各位業(yè)界前輩,如何能順利讀取pcad8.6版的線路圖,煩請告知 Protel 99SE只能讀取P-CAD 2000的ASCII檔案格式,所以你必須先將P-CAD8.6版的格式 轉(zhuǎn)為P-CAD 2000的檔案格式,才能讓Protel讀取。
標(biāo)簽： Protel
上傳時(shí)間： 2013-11-07
上傳用戶：tangsiyun
這是一個(gè)分治解決的零件切割問題:給定一塊寬度為W的矩形板，矩形板的高度不受限制。現(xiàn)需要從板上分別切割出n個(gè)高度為HI，寬度為wi的矩形零件。切割的規(guī)則是零件的高度方向與矩形板的高度方向保持一致。問如何切割使得所使用的矩形板的高度h最小？加上一個(gè)小界面
上傳時(shí)間： 2015-04-19
上傳用戶：水中浮云
給定一塊寬度為W的矩形板，矩形板的高度不受限制。現(xiàn)需要從板上分別切割出n個(gè)高度為HI，寬度為wi的矩形零件。切割的規(guī)則是零件的高度方向與矩形板的高度方向保持一致。要求求出一種切割法使得所使用的矩形板的高度h最小．用遞歸及分治法解此問題
上傳時(shí)間： 2014-01-19
上傳用戶：小儒尼尼奧
The Business Benefits of EJB and J2EE Technologies over COM+ and Windows DNA THIs wHItepaper HIghlights the business advantages of the J2EE arcHItecture over Windows DNA. For a technical analysis of these two arcHItectures, please see the accompanying wHItepaper, The Technical Benefits of EJB and J2EE Technologies over COM+ and Windows DNA.
標(biāo)簽： Technologies wHItepaper and Business
上傳時(shí)間： 2014-01-17
上傳用戶：1427796291
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
