指定一個(gè)數(shù)字轉(zhuǎn)換回十進(jìn)位,八進(jìn)位,十六進(jìn)位#include <stdio.h> #include <stdlib.h> int main(void) { int number =89 printf("數(shù)字 ％d\n",number) /* ％d 為十進(jìn)位輸出格式*/ printf("八進(jìn)位為 ％o\n",number) /* ％o 為八進(jìn)位輸出格式*/ printf("十六進(jìn)位為％x\n",number) /* ％x 為十六進(jìn)位輸出格式*/ system("pause") return 0 }
標(biāo)簽： include int stdlib stdio
上傳時(shí)間： 2013-11-29
上傳用戶：tyler
A novel met hod t o p artially compensate sigma2delta shap ed noise is p rop osed. By injecting t he comp en2 sation cur rent int o t he p assive loop f ilte r during t he delay time of t he p hase f requency detect or ( PFD) , a maximum reduction of t he p hase noise by about 16dB can be achieved. Comp a red t o ot he r compensation met hods , t he tech2 nique p rop osed he re is relatively simple and easy t o implement . Key building blocks f or realizing t he noise cancel2 lation , including t he delay va riable PFD and comp ensation cur rent source , a re sp ecially designed. Bot h t he behavior level and circuit level simulation results a re p resented.
標(biāo)簽： sigma2delta compensate injecting artially
上傳時(shí)間： 2013-12-18
上傳用戶：qlpqlq
H. Yang, A.P. Petropulu, X. Yang and T. Camp, ?ALLIANCES with Optimal Relay Selection,"IEEE Trans. on Vehicular Technology, January 2008. (MATLAB Code)
上傳時(shí)間： 2013-12-21
上傳用戶：star_in_rain
BP神經(jīng)網(wǎng)絡(luò)程序,C語(yǔ)言源代碼 如下： #include "iostream.h" #include "iomanip.h" #include "stdlib.h" #include "math.h" #include "stdio.h" #include "time.h" #include "fstream.h" #define N 120 //學(xué)習(xí)樣本個(gè)數(shù) #define IN 3 //輸入層神經(jīng)元數(shù)目 #define HN 2 //隱層神經(jīng)元數(shù)目 #define ON 2 //輸出層神經(jīng)元數(shù)目 #define Z 20000 //舊權(quán)值保存-》每次study的權(quán)值都保存下來(lái) double P[IN] //單個(gè)樣本輸入數(shù)據(jù) double T[ON] //單個(gè)樣本教師數(shù)據(jù) double U11[IN][HN] //輸入層至第一隱層權(quán)值 double V[HN][ON] //隱層至輸出層權(quán)值 double X1[HN] //第一隱層的輸入 double Y[ON] //輸出層的輸入 double H1[HN] //第一隱層的輸出 double O[ON] //輸出層的輸出 double YU_HN1[HN] //第一隱層的閾值 double YU_ON[ON] //輸出層的閾值 double err_m[N] //第m個(gè)樣本的總誤差 double a //學(xué)習(xí)效率 double alpha //動(dòng)量因子
標(biāo)簽： include iostream iomanip stdlib
上傳時(shí)間： 2017-06-15
上傳用戶：xinzhch
M i c r o s o f t公司編譯了一個(gè)所有可能的錯(cuò)誤代碼的列表，并且為每個(gè)錯(cuò)誤代碼分配了一個(gè)3 2 位的號(hào)碼。Wi n E r r o r. h 頭文件包含了M i c r o s o f t 公司定義的錯(cuò)誤代碼的列 表。
上傳時(shí)間： 2013-12-08
上傳用戶：凌云御清風(fēng)
I2C 總線8 位遠(yuǎn)程I-O 擴(kuò)展口芯片PCF8574 的原
上傳時(shí)間： 2013-07-28
上傳用戶：eeworm
專(zhuān)輯類(lèi)----單片機(jī)專(zhuān)輯 I2C-總線8-位遠(yuǎn)程I-O-擴(kuò)展口芯片PCF8574-的原.rar
上傳時(shí)間： 2013-06-04
上傳用戶：portantal
專(zhuān)輯類(lèi)-單片機(jī)專(zhuān)輯-258冊(cè)-4.20G I2C-總線8-位遠(yuǎn)程I-O-擴(kuò)展口芯片PCF8574-的原.pdf
上傳時(shí)間： 2013-05-29
上傳用戶：15679277906
H橋的一些資料，自己整理得，包括一些電路圖和pdf文檔資料
標(biāo)簽： H橋驅(qū)動(dòng)
上傳時(shí)間： 2013-04-24
上傳用戶：banyou
H.264/AVC是由國(guó)際電信聯(lián)合會(huì)的視頻專(zhuān)家組和國(guó)際標(biāo)準(zhǔn)化組織的運(yùn)動(dòng)圖像專(zhuān)家組組成的聯(lián)合視頻小組制定的下一代視頻壓縮標(biāo)準(zhǔn)。新標(biāo)準(zhǔn)采用了一些先進(jìn)算法，因此具有優(yōu)異的壓縮性能和極好的網(wǎng)絡(luò)親和性，滿足低碼率情況下的高質(zhì)量視頻的傳輸。 H.264/AVC采用的先進(jìn)算法包括多模式幀間預(yù)測(cè)、1/4像素精度預(yù)測(cè)、整數(shù)變換量化、去方塊濾波和熵編碼。本論文著重對(duì)整數(shù)變換與量化、去方塊濾波做了研究。整數(shù)變換是一種只有加法和移位的運(yùn)算，量化可以通過(guò)查表和乘法操作就可以完成，避免了反變換的時(shí)候失配問(wèn)題，沒(méi)有精度損失；去方塊濾波是一種用來(lái)去除低碼率情況下的每個(gè)宏塊的塊效應(yīng)，提高了解碼圖像的外觀。 本文主要從算法研究和硬件實(shí)現(xiàn)兩方面著手，在算法研究方面設(shè)計(jì)了一個(gè)可視化測(cè)試軟件，在硬件實(shí)現(xiàn)方面主要對(duì)整數(shù)變換、量化和去方塊濾波做了研究和實(shí)現(xiàn)。視頻壓縮技術(shù)的關(guān)鍵在于視頻壓縮算法及其芯片的實(shí)現(xiàn)，F(xiàn)PGA可重復(fù)使用，設(shè)計(jì)修改靈活，片內(nèi)資源豐富，具備DSP模塊等優(yōu)勢(shì)。在本論文的目標(biāo)實(shí)現(xiàn)部分模塊FPGA的硬件設(shè)計(jì)，用Verilog完成了關(guān)鍵部分的設(shè)計(jì)。首先簡(jiǎn)要介紹了視頻壓縮基本原理，常用視頻壓縮標(biāo)準(zhǔn)及其特性以及國(guó)內(nèi)外的研究動(dòng)態(tài)，并對(duì)H.264標(biāo)準(zhǔn)基本檔次所涉及的核心技術(shù)進(jìn)行了詳細(xì)介紹，兩種分層結(jié)構(gòu)分別討論。其次在掌握了H.264.算法及編解碼流程的基礎(chǔ)上，設(shè)計(jì)了基于H.264編解碼的可視化軟件平臺(tái)。然后詳細(xì)介紹了整數(shù)變換、量化、反變換和反量化核心模塊的設(shè)計(jì)和實(shí)現(xiàn)，并在Altera的軟件和開(kāi)發(fā)板上進(jìn)行了仿真驗(yàn)證；對(duì)去方塊濾波算法做了軟件研究測(cè)試，并給出了一種改進(jìn)的硬件整體結(jié)構(gòu)設(shè)計(jì)。最后，對(duì)全文工作進(jìn)行了總結(jié)和對(duì)未來(lái)研究工作做了展望。我在課題中所做的主要工作有： 1.查閱相關(guān)文獻(xiàn)，熟悉H.264.標(biāo)準(zhǔn)及整數(shù)變換、量化和去方塊濾波等算法。 2.用VC++完成了基于H.264編解碼的可視化軟件平臺(tái)設(shè)計(jì)。 3.用Verilog完成了整數(shù)變換量化、反變換反量化模塊FPGA設(shè)計(jì)與驗(yàn)證。 4.去方塊濾波器的算法研究、仿真和硬件整體結(jié)構(gòu)設(shè)計(jì)。
上傳時(shí)間： 2013-04-24
上傳用戶：lanjisu111
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
