加密算法，c++ads和aes加密算法詳解及用例
標(biāo)簽： 加密算法
上傳時(shí)間： 2016-02-26
上傳用戶：watch100
文件加密程序，采用了系統(tǒng)提供的md5和AES加密兩種方式。
上傳時(shí)間： 2016-03-04
上傳用戶：manking0408
AES在AVR單片機(jī)上的實(shí)現(xiàn) 資源要求 Program: 4492 bytes (6.9％ Full) (.text + .data + .bootloader) Data: 745 bytes (9.1％ Full) (.data + .bss + .noinit) 可以在AVR Studio中模擬運(yùn)行 AES加密和解密 在AVR Studio 中模擬運(yùn)行 Ctrl+F7 后，模擬執(zhí)行到main入口處 按F5后, 知道到加密完成 可以看出加密的結(jié)果 再按F10,執(zhí)行解密, 可以看出input數(shù)組恢復(fù)了 原來的結(jié)果
標(biāo)簽： bootloader Program bytes 4492
上傳時(shí)間： 2016-07-30
上傳用戶：363186
完整的AES加解密Verilog代碼。。。供大家分享。。。
上傳時(shí)間： 2018-01-24
上傳用戶：crazyhertz007
基于STM32+ESP8266開發(fā)的智能燈，STM32首先上電連接服務(wù)器獲取密鑰，然后通過cJSON解析獲取到的數(shù)據(jù)，后通過獲取到的密鑰與服務(wù)器交互，改例程可以學(xué)習(xí)到AES加解密，cJSON的使用等等。
上傳時(shí)間： 2019-04-17
上傳用戶：tanhailong
文章是描述利用VHDL語言進(jìn)行AES加密算法的實(shí)現(xiàn)，AES是目前世界最流行的算法
上傳時(shí)間： 2021-11-12
上傳用戶：zzzy1997
這篇論文以數(shù)字電視條件接收系統(tǒng)為研究對(duì)象，系統(tǒng)硬件設(shè)計(jì)以DSP和FPGA為實(shí)現(xiàn)平臺(tái)，采用以DSP實(shí)現(xiàn)其加密算法、以FPGA實(shí)現(xiàn)其外圍電路，對(duì)數(shù)字電視條件接收系統(tǒng)進(jìn)行設(shè)計(jì)。首先根據(jù)數(shù)字電視條件接收系統(tǒng)的原理及其軟硬分離的發(fā)展趨勢(shì)，提出采用 DSP+FPGA結(jié)構(gòu)的設(shè)計(jì)方式，將ECC與AES加密算法應(yīng)用于SK與CW的加密；根據(jù)其原理對(duì)系統(tǒng)進(jìn)行總體設(shè)計(jì)，同時(shí)對(duì)系統(tǒng)各部分的硬件原理圖進(jìn)行詳細(xì)設(shè)計(jì)，并進(jìn)行 PCB設(shè)計(jì)。其次采用從上而下的設(shè)計(jì)方式，對(duì)FPGA實(shí)現(xiàn)的邏輯功能劃分為各個(gè)功能模塊，然后再對(duì)各個(gè)模塊進(jìn)行設(shè)計(jì)、仿真。采用Quartus Ⅱ7.2軟件對(duì)FPGA實(shí)現(xiàn)的邏輯功能進(jìn)行設(shè)計(jì)、仿真。仿真結(jié)果表明：基于通用加擾算法(CSA)的加擾器模塊，滿足TS流加擾要求；塊加密模塊的最高時(shí)鐘頻率達(dá)到229.89MHz，流加密模塊的最高時(shí)鐘頻率達(dá)到331.27MHz，對(duì)于實(shí)際的碼流來說，具有比較大的時(shí)序裕量；DSP接口模塊滿足 ADSP BF-535的讀寫時(shí)序；包處理模塊實(shí)現(xiàn)對(duì)加密后數(shù)據(jù)的包處理。最后對(duì)條件接收系統(tǒng)中加密算法程序采用結(jié)構(gòu)化、模塊化的編程方式進(jìn)行設(shè)計(jì)。 ECC設(shè)計(jì)時(shí)采用C語言與匯編語言混合編程，充分利用兩種編程語言的優(yōu)勢(shì)。將ECC 與AES加密算法在VisualDSP++3.0開發(fā)環(huán)境下進(jìn)行驗(yàn)證，并下載至ADSP BF-535評(píng)估板上運(yùn)行。輸出結(jié)果表明：有限域運(yùn)算匯編語言編程的實(shí)現(xiàn)方式，其運(yùn)行速度明顯提高， 192位加法提高380個(gè)時(shí)鐘周期，32位乘法提高92個(gè)時(shí)鐘周期；ECC與AES達(dá)到加密要求。上述工作對(duì)數(shù)字電視條件接收系統(tǒng)的設(shè)計(jì)具有實(shí)際的應(yīng)用價(jià)值。關(guān)鍵詞：條件接收，DSP，F(xiàn)PGA，ECC，AEs
標(biāo)簽： DSPFPGA 數(shù)字電視 條件接收系統(tǒng)
上傳時(shí)間： 2013-07-03
上傳用戶：www240697738
射頻識(shí)別 (RFID) 是一種自動(dòng)識(shí)別技術(shù)，用於識(shí)別包含某個(gè)編碼標(biāo)簽的任何物體
上傳時(shí)間： 2013-10-29
上傳用戶：star_in_rain
EasyFPGA060是廣州致遠(yuǎn)電子有限公司為FPGA初學(xué)者“量身定做”的一款真正用得起、高性能的FPGA開發(fā)套件，它在EasyFPGA030開發(fā)平臺(tái)的基礎(chǔ)上進(jìn)行了改進(jìn)，除了保留原產(chǎn)品的精巧，適用的風(fēng)格外，對(duì)其資源進(jìn)行了擴(kuò)充，由原來的A3P030修改為A3P060，不僅資源翻了一番，還將擁有18Kbit RAM，1個(gè)PLL，AES加密等功能；由原來并口的下載接口升級(jí)為USB的下載接口，方便筆記本以及沒有并口的臺(tái)式機(jī)用戶使用。
標(biāo)簽： EasyFPGA 060 用戶手冊(cè)
上傳時(shí)間： 2013-10-17
上傳用戶：zsjzc
EasyFPGA060是廣州致遠(yuǎn)電子有限公司為FPGA初學(xué)者“量身定做”的一款真正用得起、高性能的FPGA開發(fā)套件，它在EasyFPGA030開發(fā)平臺(tái)的基礎(chǔ)上進(jìn)行了改進(jìn)，除了保留原產(chǎn)品的精巧，適用的風(fēng)格外，對(duì)其資源進(jìn)行了擴(kuò)充，由原來的A3P030修改為A3P060，不僅資源翻了一番，還將擁有18Kbit RAM，1個(gè)PLL，AES加密等功能；由原來并口的下載接口升級(jí)為USB的下載接口，方便筆記本以及沒有并口的臺(tái)式機(jī)用戶使用。
標(biāo)簽： EasyFPGA 060 用戶手冊(cè)
上傳時(shí)間： 2013-11-08
上傳用戶：哈哈haha
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
