只要實現HUFFMAN編碼和HUFFMAN譯碼，還有打印編碼和生成編碼的功能。
上傳時間： 2013-12-24
上傳用戶：凌云御清風
HUFFMAN/RLE archivator
標簽： archivator HUFFMAN RLE
上傳時間： 2017-09-24
上傳用戶：1079836864
自動生成HUFFMAN樹，為C++，通過編譯，可正常使用
上傳時間： 2017-09-28
上傳用戶：趙云興
HUFFMAN Coding Algo designed by one of my friends
標簽： designed HUFFMAN friends Coding
上傳時間： 2014-01-06
上傳用戶：一諾88
Implementation of HUFFMAN code in C
標簽： Implementation HUFFMAN code of
上傳時間： 2014-10-28
上傳用戶：希醬大魔王
可以對文件進行HUFFMAN編碼 然后AES加密 限于txt文件
標簽： HUFFMAN編碼 AES加密
上傳時間： 2015-05-30
上傳用戶：雨落青生
使用HUFFMAN編碼對字符串進行壓縮，附加最小生成樹兩種實現代碼
上傳時間： 2018-05-20
上傳用戶：pp50
隨著移動終端、多媒體、Internet網絡、通信，圖像掃描技術的發展，以及人們對圖象分辨率，質量要求的不斷提高，用軟件壓縮難以達到實時性要求，而且會帶來因傳輸大量原始圖象數據帶來的帶寬要求，因此采用硬件實現圖象壓縮已成為一種必然趨勢。而熵編碼單元作為圖像變換，量化后的處理環節，是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實現，具有廣闊的應用背景。本文以星載視頻圖像壓縮的硬件實現項目為背景，對熵編碼器和解碼器的硬件實現進行探討，給出了并行熵編碼和解碼器的實現方案。熵編解碼器中的難點是HUFFMAN編解碼器的實現。在設計并行HUFFMAN編碼方案時通過改善HUFFMAN編碼器中變長碼流向定長碼流轉換時的控制邏輯,避免了因數據處理不及時造成數據丟失的可能性，從而保證了編碼的正確性。而在實現并行的HUFFMAN解碼器時，解碼算法充分利用了規則化碼書帶來的碼字的單調性，及在特定長度碼字集內碼字變化的連續性，將并行解碼由模式匹配轉換為算術運算，提高了存儲器的利用率、系統的解碼效率和速度。在實現并行HUFFMAN編碼的基礎上，結合針對DC子帶的預測編碼，針對直流子帶的游程編碼，能夠對圖像壓縮系統中經過DWT變換，量化，掃描后的數據進行正確的編碼。同時，在并行HUFFMAN解碼基礎上的熵解碼器也可以解碼出正確的數據提供給解碼系統的后續反量化模塊，進一步處理。在本文介紹的設計方案中，按照自頂向下的設計方法，對星載圖像壓縮系統中的熵編解碼器進行分析，進而進行邏輯功能分割及模塊劃分，然后分別實現各子模塊，并最終完成整個系統。在設計過程中，用高級硬件描述語言verilogHDL進行RTL級描述。利用了Altera公司的QuartusII開發平臺進行設計輸入、編譯、仿真，同時還采用modelsim仿真工具和symplicity的綜合工具，驗證了設計的正確性。通過系統波形仿真和下板驗證熵編碼器最高頻率可以達到127M，在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M，吞吐量可達到2500Mbps，也能滿足性能要求。仿真驗證的結果表明：設計能夠滿足性能要求，并具有一定的使用價值。
上傳時間： 2013-05-19
上傳用戶：吳之波123
近年來,隨著微電子技術的高速發展,數字圖像壓縮編碼技術的逐漸成熟,實時圖象處理在多媒體、HDTV、圖像通信等領域有著越來越廣泛的應用,圖像壓縮/解壓的IC芯片也已成為多媒體技術的核心,實現這些算法芯片的研究成為信息產業的新熱點.該文基于FPGA設計了JPEG圖像壓縮編解碼芯片,通過改進算法優化結構,在合理地利用硬件資源的條件下,有效地挖掘出算法內在的并行性.在JPEG編碼器設計中,改進了JEONG的DCT變換算法,采用流水線優化算法解決時間并行性問題,提高了DCT/IDCT模塊的運算速度;設計了基于查找表結構的定點乘法器,便于在設計中共享乘法單元,以適應流水線設計的要求;依據HUFFMAN編碼表的規律性,采用并行查找表結構,用較少的存儲單元完成HUFFMAN編解碼的運算,同時也提高了編解碼速度.在JPEG解碼器設計中,根據HUFFMAN碼字本身的特點和JPEG標準,設計了一種HUFFMAN碼字分組結構,基于該結構提出分組HUFFMAN查找表及地址編碼的設計方法,進而完成了新的快速HUFFMAN解碼算法及其模塊設計.整個設計及其各個模塊都在ALTERA公司的EDA工具QUARTUSII平臺上進行了邏輯綜合及功能和時序仿真.綜合和仿真結果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達到了較高的工作頻率,在速度和資源利用率方面均達到了較優的狀態,可滿足實時JPEG圖像編解碼的要求.在邏輯設計的基礎上,該設計可以進一步作硬件仿真和實驗,將源代碼燒錄進FPGA芯片,作為獨立器件或有自主知識產權的JPEG IP模塊,應用于可視電話、手機和會議電視等低成本JPEG編解碼系統的實現.
上傳時間： 2013-05-31
上傳用戶：yuying4000
在視頻傳輸系統中，最大障礙是視頻數據的大數據量傳輸。故壓縮就顯得尤為必要。MJPEG是以25幀每秒傳輸的JPEG圖像。本文根據JPEG基本壓縮模式，通過前端圖像采集芯片輸出標準的4：2：2格式的圖像流，在XILINX公司的SPARTAN IIE芯片下壓縮，獲得了良好效果，壓縮比達到10：1。中間的各個環節同MATLAB下同等壓縮相比，除了精度上有點差別外，基本一致。同專用芯片相比，比專用芯片靈活得多，FPGA內部全部是可編程，燒寫不同的程序便可實現不同的壓縮。同DSP相比，壓縮時間極大的提高，同周霖的“基于DSP技術的靜態圖像壓縮編碼”一文中編碼所需的時間進行比較(DCT變換消耗4224個指令，量化Z排序耗960指令，HUFFMAN編碼至少耗1400指令)，假設令其采用6000系列DSP，指令周期為6ns，運算速度為1336MIPS。壓縮一個8*8DCT塊，采用高檔的DSP，消耗39tJs，而采用27M的FPGA只需6us，若采用FPGA內部自帶的DLL將時鐘倍頻到54M，則只需要3us．本設計同傳統的壓縮實現方式相比，在速度和靈活性上有了極大的提高。
上傳時間： 2013-04-24
上傳用戶：TI初學者
