<input id="gu26u"></input>
介紹了Xilinx最新的EDK9．1i和ISE9．1i等工具的設(shè)計(jì)使用流程
標(biāo)簽： EDK9 ISE9 流程
上傳時(shí)間： 2013-08-16
上傳用戶：sunjet
FPGA設(shè)計(jì)流程，相當(dāng)經(jīng)典，好東西大家分享
標(biāo)簽： FPGA 設(shè)計(jì)流程
上傳時(shí)間： 2013-08-18
上傳用戶：daguogai
FPGA設(shè)計(jì)全流程：Modelsim>>Synplify.Pro>>ISE\\r\\n第一章 Modelsim編譯Xilinx庫\\r\\n第二章 調(diào)用Xilinx CORE-Generator\\r\\n第三章 使用Synplify.Pro綜合HDL和內(nèi)核\\r\\n第四章 綜合后的項(xiàng)目執(zhí)行\(zhòng)\r\\n第五章 不同類型結(jié)構(gòu)的仿真
標(biāo)簽： FPGA 流程
上傳時(shí)間： 2013-08-20
上傳用戶：cuibaigao
使用QUARTUS做FPGA開發(fā)全流程，適用于初學(xué)者
標(biāo)簽： QUARTUS FPGA 流程
上傳時(shí)間： 2013-08-21
上傳用戶：feifei0302
華為FPGA設(shè)計(jì)流程指南:本部門所承擔(dān)的FPGA設(shè)計(jì)任務(wù)主要是兩方面的作用：系統(tǒng)的原型實(shí)現(xiàn)和ASIC的原型驗(yàn)證。編寫本流程的目的是：在于規(guī)范整個(gè)設(shè)計(jì)流程，實(shí)現(xiàn)開發(fā)的合理性、一致性、高效性。形成風(fēng)格良好和完整的文檔。實(shí)現(xiàn)在FPGA不同廠家之間以及從FPGA到ASIC的順利移植。便于新員工快速掌握本部門FPGA的設(shè)計(jì)流程。\r\n
標(biāo)簽： FPGA 華為 設(shè)計(jì)流程
上傳時(shí)間： 2013-08-22
上傳用戶：shengyj12345
Xilinx的FPGA設(shè)計(jì)全流程
標(biāo)簽： Xilinx FPGA 流程
上傳時(shí)間： 2013-08-26
上傳用戶：as275944189
EDA高手入門必看，F(xiàn)PGA-CPLD-開發(fā)流程。
標(biāo)簽： FPGA-CPLD EDA 高手 開發(fā)流程
上傳時(shí)間： 2013-08-31
上傳用戶：eclipse
介紹了FPGA設(shè)計(jì)全流程\r\n和一些簡單的例子
上傳時(shí)間： 2013-09-03
上傳用戶：xiaowei314
Cadence基礎(chǔ)培訓(xùn)（全定制集成電路設(shè)計(jì)的整個(gè)流程）
標(biāo)簽： Cadence 基礎(chǔ)培訓(xùn) 定制 集成電路設(shè)計(jì)
上傳時(shí)間： 2013-09-05
上傳用戶：685
Cadence仿真流程，了解cadence仿真的入門資料，還算不錯(cuò)。
標(biāo)簽： Cadence 仿真流程
上傳用戶：dave520l
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
