XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時間： 2013-11-19
上傳用戶：yyyyyyyyyy
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-11-06
上傳用戶：smallfish
IEEE 802.11n無線局域網標準為了避免不必要的波束成型采用了循環移位機制，該機制對符號同步造成障礙，使得符號同步產生所謂的假多徑問題。針對這個問題，本文提出了一種采用移位疊加的本地訓練序列互相關的同步方法。通過對IEEE 802.11n無線局域網系統進行建模仿真，對新提出的方法和前人所提出的方法進行比較。最終驗證該同步方法具有實用性，能夠大幅度的提升同步的精度，使得符號同步的定位誤差控制在2個采樣點之內。
上傳時間： 2013-10-29
上傳用戶：z754970244
IEEE 802.15.4是低速率、低功耗的無線個人區域網絡協議標準。分析了IEEE 802.15.4 的特點，在其上設計了輕量級網絡層路由協議并在ZigBit 900平臺上實現。路由協議對AODV進行了簡化，利用MAC層的應答機制檢測鏈路是否連通。最后對路由協議進行了測試，結果表明本路由設計具有良好的性能和擴展性。
上傳時間： 2014-12-28
上傳用戶：cherrytree6
IEEE JSSC 這方面的論文，上傳的是種子，開迅雷可直接下。
上傳時間： 2013-10-31
上傳用戶：lgnf
虛擬儀器（virtual instrumention）是基于計算機的儀器。計算機和儀器的密切結合是目前儀器發展的一個重要方向。粗略地說這種結合有兩種方式，一種是將計算機裝入儀器，其典型的例子就是所謂智能化的儀器。隨著計算機功能的日益強大以及其體積的日趨縮小，這類儀器功能也越來越強大，目前已經出現含嵌入式系統的儀器。另一種方式是將儀器裝入計算機。以通用的計算機硬件及操作系統為依托，實現各種儀器功能。虛擬儀器主要是指這種方式。下面的框圖反映了常見的虛擬儀器方案。 虛擬儀器的主要特點有： n 盡可能采用了通用的硬件，各種儀器的差異主要是軟件。 n 可充分發揮計算機的能力，有強大的數據處理功能，可以創造出功能更強的儀器。 n 用戶可以根據自己的需要定義和制造各種儀器。 虛擬儀器實際上是一個按照儀器需求組織的數據采集系統。虛擬儀器的研究中涉及的基礎理論主要有計算機數據采集和數字信號處理。目前在這一領域內，使用較為廣泛的計算機語言是美國NI公司的labview。 虛擬儀器的起源可以追朔到20世紀70年代，那時計算機測控系統在國防、航天等領域已經有了相當的發展。PC機出現以后，儀器級的計算機化成為可能，甚至在Microsoft公司的Windows誕生之前，NI公司已經在Macintosh計算機上推出了labview2.0以前的版本。對虛擬儀器和labview長期、系統、有效的研究開發使得該公司成為業界公認的權威。 普通的PC有一些不可避免的弱點。用它構建的虛擬儀器或計算機測試系統性能不可能太高。目前作為計算機化儀器的一個重要發展方向是制定了VXI標準，這是一種插卡式的儀器。每一種儀器是一個插卡，為了保證儀器的性能，又采用了較多的硬件，但這些卡式儀器本身都沒有面板，其面板仍然用虛擬的方式在計算機屏幕上出現。這些卡插入標準的VXI機箱，再與計算機相連，就組成了一個測試系統。VXI儀器價格昂貴，目前又推出了一種較為便宜的PXI標準儀器。 虛擬儀器研究的另一個問題是各種標準儀器的互連及與計算機的連接。目前使用較多的是IEEE 488或GPIB協議。未來的儀器也應當是網絡化的。
上傳時間： 2013-10-15
上傳用戶：gaoliangncepu
Abstract: While many questions still surround the creation and deployment of the smart grid, the need for a reliablecommunications infrastructure is indisputable. Developers of the IEEE 1901.2 standard identified difficult channel conditionscharacteristic of low-frequency powerline communications and implemented an orthogonal frequency division multiplexing (OFDM)architecture using advanced modulation and channel-coding techniques. This strategy helped to ensure a robust communicationsnetwork for the smart grid.
上傳時間： 2013-10-18
上傳用戶：myworkpost
提出一種在接收端結合最大比合并的發送天線選擇新算法。該算法中，發送端從N個可用天線中選擇信道增益最佳的L個天線，而接收端不進行天線選擇并進行最大比合并(MRC)。并對該算法在準靜態瑞利衰落信道的成對差錯(PEP)性能進行了深入地分析。理論分析和仿真試驗證明。盡管發送端天線選擇對MIMO系統的分級階數會造成一定程度的損傷，但同不進行天線選擇O‘M)相比，應用該算法仍能獲得較大的分級增益，并能明顯提高相同頻譜效率和相同分集階效條件下空時碼的性能。
上傳時間： 2013-10-11
上傳用戶：a296386173
當許多編程人員從事這項工作但又不使用源代碼管理工具時，源代碼管理幾乎不可能進行。Visual SourceSafe是Visual Basic的企業版配備的一個工具，不過這個工具目的是為了保留一個內部應用版本，不向公眾發布（應當說明的是，M i c r o s o f t并沒有開發Visual SourceSafe，它是M i c r o s o f t公司買來的） 。雖然Visual SourceSafe有幫助文本可供參考，但該程序的一般運行情況和在生產環境中安裝 Visual SourceSafe的進程都沒有詳細的文字說明。另外，Visual SourceSafe像大多數M i c r o s o f t應用程序那樣經過了很好的修飾，它包含的許多功能特征和物理特征都不符合 Microsoft Wi n d o w s應用程序的標準。例如，Visual SourceSafe的三個組件之一（Visual SourceSafe Administrator）甚至連F i l e菜單都沒有。另外，許多程序的菜單項不是放在最合適的菜單上。在程序開發環境中實現Visual SourceSafe時存在的復雜性，加上它的非標準化外觀和文檔資料的不充分，使得許多人無法實現和使用 Visual SourceSafe。許多人甚至沒有試用 Vi s u a l S o u r c e S a f e的勇氣。我知道許多高水平技術人員無法啟動Visual SourceSafe并使之運行，其中有一位是管理控制系統項目師。盡管如此，Visual SourceSafe仍然不失為一個很好的工具，如果你花點時間將它安裝在你的小組工作環境中，你一定會為此而感到非常高興。在本章中我并不是為你提供一些指導原則來幫助你創建更好的代碼，我的目的是告訴你如何使用工具來大幅度減少管理大型項目和開發小組所需的資源量，這個工具能夠很容易處理在沒有某種集成式解決方案情況下幾乎無法處理的各種問題。
上傳時間： 2013-10-24
上傳用戶：lgd57115700
XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時間： 2013-11-06
上傳用戶：wentianyou
