主要是說關(guān)于DSP IO 端口的操作，文章中說到了鍵盤和數(shù)碼管的應用！
標簽： DSP IO 端口 操作
上傳時間： 2013-12-15
上傳用戶：蟲蟲蟲蟲蟲蟲
windows 2000/xp/2003 下讀寫IO端口的驅(qū)動代碼，經(jīng)本人測試，完全通過。
標簽： windows 2000 2003 xp
上傳時間： 2013-12-26
上傳用戶：sxdtlqqjl
SJF2440 XP下對并口IO端口操作的驅(qū)動，包含源碼和測試程序
標簽： 2440 SJF IO端口 并口
上傳時間： 2014-01-23
上傳用戶：bruce5996
實現(xiàn)windows XP等類似操作系統(tǒng)下, 對內(nèi)存以及IO端口的訪問
標簽： windows IO端口 操作系統(tǒng) 內(nèi)存
上傳時間： 2013-12-06
上傳用戶：moshushi0009
windows IO端口驅(qū)動程序,用于底層端口讀寫
標簽： windows IO端口 驅(qū)動程序 底層
上傳時間： 2017-05-07
上傳用戶：guanliya
在DOS下進行IO端口查看的小軟件，可以方便得查看各IO口的值
標簽： DOS IO端口 軟件
上傳時間： 2017-07-16
上傳用戶：風之驕子
該文檔為FPGA中多標準可編程IO端口的設計簡介資料，講解的還不錯，感興趣的可以下載看看…………………………
標簽： fpga
上傳時間： 2021-10-19
上傳用戶：得之我幸78
關(guān)于用帶SPI接口的MCP23S17擴展16位通用IO端口的單片機實驗，適合感興趣的學習者學習，可以提高自己的能力，大家可以多交流哈
標簽： spi 接口 mcp23s17 單片機
上傳時間： 2022-05-19
上傳用戶：zhaiyawei
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統(tǒng)設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運用于通信領(lǐng)域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進行邏輯功能的實現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關(guān)于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構(gòu)建雙端標準收發(fā)轉(zhuǎn)換電路，與單端標準比較，LVDS具有很多優(yōu)點： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優(yōu)點、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點可以改進和簡化系統(tǒng)級的設計，為最終的產(chǎn)品設計和生產(chǎn)打下基礎。設計中對包括20種IO標準在內(nèi)的各電器參數(shù)按照用戶手冊描述進行仿真驗證，性能參數(shù)已達到預期標準。
標簽： FPGA 標準 可編程
上傳時間： 2013-05-15
上傳用戶：shawvi
本程序使用MSP430F149控制IIC總線EEProm AT24C02；MCU的通用輸入輸出(GPIO)端口P1.2、P1.3 與AT24C02 的SCL、SDA端口相連接構(gòu)成I2C總線，因為MSP430F149 內(nèi)部沒有專用的I2C接口電路，所以只能用IO端口來模擬I2C時序從而實現(xiàn)對EEPROM的讀寫操作。從圖 3.3 中我們可以看到EEPROM地址選擇端口A0~A2 都外接低電平，所以進行I2C通信時，EEPROM的從機地址是唯一的，即A0~A2 所對應的地址控制位均為 0。 因為AT24C0X(X=1,2,4,8,16)系列芯片的管腳是兼容的，所以用戶也可以自行更換其他型號的芯片，無需改動任何硬件結(jié)構(gòu)，只需注意器件地址和存儲空間尋址模式的變化，相應地修改軟件程序即可。
標簽： 24C C02 EEProm 02
上傳時間： 2014-01-09
上傳用戶：pompey
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
