99re成人精品视频,久久久亚洲天堂,久久精品欧美视频

IP多播網(wǎng)(wǎng)絡(luò)(luò)

LabVIEW在多任務(wù)測(cè)控系統(tǒng)中的應(yīng)用.rar

隨著微電子技術(shù)、計(jì)算機(jī)技術(shù)、軟件技術(shù)以及網(wǎng)絡(luò)技術(shù)的高度發(fā)展及其在電子測(cè)控技術(shù)與儀器上的應(yīng)用，新的測(cè)控理論、方法、測(cè)控領(lǐng)域以及新的儀器結(jié)構(gòu)不斷的出現(xiàn)，在許多方面已經(jīng)沖破儀器的概念，電子測(cè)控儀器的功能和作用發(fā)生了質(zhì)的變化。在這種背景下，八十年代末美國(guó)成功開發(fā)了圖形化的計(jì)算機(jī)語(yǔ)言LabVIEW。 LabVIEW是美國(guó)NI公司實(shí)現(xiàn)虛擬儀器(VirtualInstrument-Ⅵ)技術(shù)的G語(yǔ)言。圖形化編程開發(fā)平臺(tái)的特點(diǎn)是基于通用計(jì)算機(jī)等標(biāo)準(zhǔn)軟硬件資源平臺(tái)，實(shí)現(xiàn)構(gòu)建靈活、層次體系明晰、功能強(qiáng)大且人機(jī)界面友好的測(cè)控系統(tǒng)，因此在國(guó)內(nèi)外許多測(cè)控應(yīng)用中被廣泛采用，但目前用LabVIEW實(shí)現(xiàn)的應(yīng)用大多是基于單機(jī)運(yùn)行的LabVIEW虛擬儀器程序。本論文介紹了小型電站中多個(gè)任務(wù)的實(shí)時(shí)測(cè)控系統(tǒng)。系統(tǒng)采用分布式控制系統(tǒng)結(jié)構(gòu)，將人機(jī)交互、數(shù)據(jù)采集等任務(wù)和控制任務(wù)分別交由測(cè)試計(jì)算機(jī)和控制計(jì)算機(jī)完成。該測(cè)控系統(tǒng)計(jì)算機(jī)應(yīng)用軟件是在LabVIEW平臺(tái)上開發(fā)，實(shí)現(xiàn)了友好的人機(jī)交互，簡(jiǎn)單直觀的現(xiàn)場(chǎng)數(shù)據(jù)監(jiān)控，安全可靠的故障處理措施等功能。這個(gè)實(shí)時(shí)系統(tǒng)對(duì)電機(jī)的多個(gè)開關(guān)量、模擬量、溫度信號(hào)、直流電動(dòng)機(jī)和步進(jìn)電動(dòng)機(jī)等進(jìn)行實(shí)時(shí)的數(shù)據(jù)采集和控制。本設(shè)計(jì)通過(guò)基于優(yōu)先級(jí)的設(shè)置和執(zhí)行系統(tǒng)的選擇，結(jié)合固定時(shí)間間隔調(diào)度和事件驅(qū)動(dòng)機(jī)制，提出了基于LabVIEW平臺(tái)測(cè)控系統(tǒng)的兩級(jí)多任務(wù)調(diào)度策略。這些設(shè)計(jì)方案大大提高了測(cè)控系統(tǒng)的性能。按照軟件工程學(xué)的觀點(diǎn)對(duì)實(shí)時(shí)多任務(wù)測(cè)控系統(tǒng)進(jìn)行了方案設(shè)計(jì)；開發(fā)了操作簡(jiǎn)單、界面友好、通用化程度高的測(cè)控系統(tǒng)。本論文較全面系統(tǒng)深入地研究了LabVIEW的網(wǎng)絡(luò)化功能。系統(tǒng)分析了LabVIEW的TCP/IP、DataSocket和RemotePanels三種網(wǎng)絡(luò)通信機(jī)制，詳細(xì)討論了每種機(jī)制的原理及功能特點(diǎn)，并設(shè)計(jì)了相應(yīng)的LabVIEW程序。實(shí)現(xiàn)了基于局域網(wǎng)的實(shí)時(shí)數(shù)據(jù)通信和遠(yuǎn)程控制。此外，為了結(jié)果查詢和數(shù)據(jù)分析，本課題還設(shè)計(jì)了用LabVIEW開發(fā)的數(shù)據(jù)庫(kù)。

標(biāo)簽： LabVIEW 多任務(wù) 中的應(yīng)用

上傳時(shí)間： 2013-05-15

上傳用戶：zukfu
基于FPGA的多功能電子測(cè)量系統(tǒng)的研究與實(shí)現(xiàn).rar

隨著計(jì)算機(jī)和微電子技術(shù)的飛速發(fā)展，基于數(shù)字信號(hào)處理的示波器、信號(hào)發(fā)生器、邏輯分析儀和頻譜分析儀等測(cè)量?jī)x器已經(jīng)應(yīng)用到各個(gè)領(lǐng)域并且發(fā)揮著重要作用，但這些儀器昂貴的價(jià)格阻礙了它們的普遍使用。本文針對(duì)電子測(cè)量?jī)x器技術(shù)發(fā)展和普及的情況，結(jié)合用FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理的優(yōu)勢(shì)，研究一種基于FPGA的輔助性獨(dú)立電予測(cè)量?jī)x器的軟件系統(tǒng)。這種儀器可以作為數(shù)?；旌想娐窚y(cè)試和驗(yàn)證的工具，用來(lái)觀察模擬信號(hào)波形、數(shù)字信號(hào)時(shí)序波形、模擬信號(hào)的幅度頻譜，也可以用來(lái)產(chǎn)生DDS信號(hào)。在硬件選擇上，使用具有Altera公司CycloneⅡ器件的平臺(tái)來(lái)實(shí)現(xiàn)單片DSP系統(tǒng)，這種芯片成本低廉、工作速度快、技術(shù)兼容性好；在軟件設(shè)計(jì)上，采用基于FPGA的可編程數(shù)字邏輯設(shè)計(jì)方法，這種方法具有開發(fā)難度小、功能擴(kuò)展簡(jiǎn)單等優(yōu)點(diǎn)。設(shè)計(jì)中采用的關(guān)鍵技術(shù)包括：基于FPGA和IP Core的Verilog HDL設(shè)計(jì)、數(shù)據(jù)采集、數(shù)據(jù)存儲(chǔ)、數(shù)據(jù)處理以及數(shù)據(jù)波形的實(shí)時(shí)顯示。對(duì)這些技術(shù)的研究探討不僅有理論研究?jī)r(jià)值，在科學(xué)實(shí)驗(yàn)和產(chǎn)品設(shè)計(jì)中同樣具有重要的實(shí)用價(jià)值。系統(tǒng)的設(shè)計(jì)以低資源、高性能為目標(biāo)，設(shè)計(jì)中采用了科學(xué)的模塊劃分、設(shè)計(jì)與集成的方法，在保持原四種信號(hào)處理功能不變的前提下，盡量多的節(jié)約各種FPGA資源，為實(shí)現(xiàn)低成本的輔助電子測(cè)量?jī)x器提供了可能。

標(biāo)簽： FPGA 多功能電子測(cè)量系統(tǒng)

上傳時(shí)間： 2013-06-05

上傳用戶：love_stanford
USB20設(shè)備控制器IP核的設(shè)計(jì)與FPGA驗(yàn)證.rar

隨著計(jì)算機(jī)及其外圍設(shè)備的發(fā)展，傳統(tǒng)的并行接口和串行接口在靈活性和接口擴(kuò)展等方面存在的缺陷愈來(lái)愈不可回避，并逐漸成為計(jì)算機(jī)通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，USB)誕生了。USB由于具有傳輸速率高、價(jià)格便宜、使用方便、靈活性高、支持熱插拔、接口標(biāo)準(zhǔn)化和易于擴(kuò)展等優(yōu)點(diǎn)，目前已經(jīng)成為計(jì)算機(jī)外設(shè)接口的主流技術(shù)，在計(jì)算機(jī)外圍設(shè)備和消費(fèi)類電子領(lǐng)域正獲得越來(lái)越多的應(yīng)用。 @@ 本文基于USB2．0協(xié)議規(guī)范，設(shè)計(jì)了一款支持高速和全速傳輸?shù)腢SB2．0設(shè)備控制器IP核。文中著重介紹了這款設(shè)備控制器IP核的設(shè)計(jì)和FPGA驗(yàn)證工作，詳細(xì)研究并分析了USB2．0規(guī)范，根據(jù)規(guī)范提出了一種USB2．0設(shè)備控制器整體構(gòu)架方案，描述了各個(gè)功能子模塊硬件電路的功能及實(shí)現(xiàn)。從可重用的角度出發(fā)，對(duì)設(shè)備控制器模塊進(jìn)行優(yōu)化設(shè)計(jì)，增加多個(gè)靈活的配置選項(xiàng)，根據(jù)不同的應(yīng)用對(duì)硬件進(jìn)行配置，使其在滿足要求的情況下去除冗余電路，以減少占用面積和功耗，從而使其靈活地應(yīng)用于各種USB系統(tǒng)。本文還研究了IP核的驗(yàn)證方法，并對(duì)所設(shè)計(jì)的USB2．0設(shè)備控制器建立了功能完備的ModelSim仿真驗(yàn)證環(huán)境，搭建了FPGA硬件驗(yàn)證平臺(tái)，設(shè)計(jì)了具有AHB接口的設(shè)備控制器和帶有8051的設(shè)備控制器，并分別在FPGA平臺(tái)上進(jìn)行了功能驗(yàn)證。 @@ 本文所設(shè)計(jì)的USB2．0設(shè)備控制器IP核可配置性高，使用者可以自由配置所需端點(diǎn)的個(gè)數(shù)以及每個(gè)端點(diǎn)類型等，可以集成于多種USB系統(tǒng)中，適于各類USB設(shè)備的開發(fā)。本課題所取得的成果為USB2．0設(shè)備類的研究和開發(fā)積累了經(jīng)驗(yàn)，并為后來(lái)實(shí)驗(yàn)室某項(xiàng)目測(cè)試芯片的USB數(shù)據(jù)采集提供了參考方案，也為未來(lái)USB3．0接口IP核的開發(fā)和應(yīng)用奠定了基礎(chǔ)。 @@關(guān)鍵詞USB2．0控制器；IP核；FPGA；驗(yàn)證

標(biāo)簽： FPGA USB 20

上傳時(shí)間： 2013-06-30

上傳用戶：nanfeicui
DDR2控制器IP的設(shè)計(jì)與FPGA實(shí)現(xiàn).rar

DDR2 SDRAM是目前內(nèi)存市場(chǎng)上的主流內(nèi)存。除了通用計(jì)算機(jī)系統(tǒng)外，大量的嵌入式系統(tǒng)也紛紛采用DDR2內(nèi)存，越來(lái)越多的SoC系統(tǒng)芯片中會(huì)集成有DDR2接口模塊。因此，設(shè)計(jì)一款匹配DDR2的內(nèi)存控制器將會(huì)具有良好的應(yīng)用前景。論文在研究了DDR2的JEDEC標(biāo)準(zhǔn)的基礎(chǔ)上，設(shè)計(jì)出DDR2控制器的整體架構(gòu)，采用自項(xiàng)向下的設(shè)計(jì)方法和模塊化的思想，將DDR2控制器劃分為若干模塊，并使用Verilog HDL語(yǔ)言完成DDR2控制器IP軟核中初始化模塊、配置模塊、執(zhí)行模塊和數(shù)據(jù)通道模塊的RTL級(jí)設(shè)計(jì)。根據(jù)在設(shè)計(jì)中遇到的問題，對(duì)DDR2控制器的整體架構(gòu)進(jìn)行改進(jìn)與完善。在分析了Altera數(shù)字PHY的基本性能的基礎(chǔ)上，設(shè)計(jì)DDR2控制器與數(shù)字PHY的接口模塊。搭建DDR2控制器IP軟核的仿真驗(yàn)證平臺(tái)，針對(duì)設(shè)計(jì)的具體功能進(jìn)行仿真驗(yàn)證，并實(shí)現(xiàn)在Altera Stratix II GX90開發(fā)板上對(duì)DDR2存儲(chǔ)芯片基本讀/寫操作控制的FPGA功能演示。論文設(shè)計(jì)的DDR2控制器的主要特點(diǎn)是： 1.支持?jǐn)?shù)字PHY電路，不需要實(shí)際的硬件電路就完成DDR2控制器與DDR2存儲(chǔ)芯片之間的物理層接口，節(jié)約了設(shè)計(jì)成本，縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來(lái)，簡(jiǎn)化了具體操作。 3.支持多個(gè)DDR2存儲(chǔ)芯片，使得DDR2控制器的應(yīng)用范圍更為廣闊。 4.支持DDR2的三項(xiàng)新技術(shù)，充分發(fā)揮DDR2內(nèi)存的特性。 5.自動(dòng)DDR2刷新控制，方便用戶對(duì)DDR2內(nèi)存的控制。

標(biāo)簽： DDR2 FPGA 控制器

上傳時(shí)間： 2013-06-10

上傳用戶：ynzfm
基于FPGA的8051單片機(jī)IP核設(shè)計(jì)及應(yīng)用.rar

單片微型計(jì)算機(jī)(單片機(jī))是將微處理器CPU、程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、定時(shí)/計(jì)數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機(jī)具有專門為嵌入式系統(tǒng)設(shè)計(jì)的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機(jī)是我國(guó)目前應(yīng)用最廣的單片機(jī)之一。隨著可編程邏輯器件設(shè)計(jì)技術(shù)的發(fā)展，每個(gè)邏輯器件中門電路的數(shù)量越來(lái)越多，一個(gè)邏輯器件就可以完成本來(lái)要由很多分立邏輯器件和存儲(chǔ)芯片完成的功能。這樣做減少了系統(tǒng)的功耗和成本，提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊，設(shè)計(jì)成可修改參數(shù)的模塊，讓其他用戶可以直接調(diào)用這些模塊，這樣就大大減輕了工程師的負(fù)擔(dān)，避免重復(fù)勞動(dòng)。隨著FPGA的規(guī)模越來(lái)越大，設(shè)計(jì)越來(lái)越復(fù)雜，使用IP核是一個(gè)發(fā)展趨勢(shì)。本課題結(jié)合FPGA與8051單片機(jī)的優(yōu)點(diǎn)，主要針對(duì)以下三個(gè)方面研究： (1)FPGA開發(fā)平臺(tái)的硬件實(shí)現(xiàn)選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內(nèi)程序存儲(chǔ)器，搭建FPGA的硬件開發(fā)平臺(tái)。 (2)用VHDL語(yǔ)言實(shí)現(xiàn)8051IP核分析研究8051系列單片機(jī)內(nèi)部各模塊結(jié)構(gòu)以及各部分的連接關(guān)系，實(shí)現(xiàn)了基于FPGA的8051IP核。主要包括如下幾個(gè)模塊：CPU模塊、片內(nèi)數(shù)據(jù)存儲(chǔ)器模塊、定時(shí)/計(jì)數(shù)器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復(fù)位模塊等。 (3)基于FPGA的8051IP核應(yīng)用用所設(shè)計(jì)的8051IP核，實(shí)現(xiàn)了對(duì)一個(gè)4×4鍵盤的監(jiān)測(cè)掃描、鍵盤確認(rèn)、按鍵識(shí)別等應(yīng)用。

標(biāo)簽： FPGA 8051 單片機(jī)

上傳時(shí)間： 2013-06-21

上傳用戶：stampede
基于ARMLinux的多道脈沖幅度分析器數(shù)字系統(tǒng)設(shè)計(jì)

隨著電子技術(shù)的不斷發(fā)展，各種智能核儀器逐步走向自動(dòng)化、智能化、數(shù)字化和便攜式的方向發(fā)展。針對(duì)傳統(tǒng)的多道脈沖幅度分析器體積大，人機(jī)交互不友好，不方便現(xiàn)場(chǎng)分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脈沖幅度分析器的陸續(xù)出現(xiàn)填補(bǔ)了這一缺點(diǎn)。隨著電子技術(shù)的發(fā)展，以ARM為核的處理器技術(shù)的應(yīng)用領(lǐng)域不斷擴(kuò)大，相比較單片機(jī)而言，它的主頻高、運(yùn)算速度快，可以滿足多道脈沖幅度分析器的苛刻的時(shí)間上的要求。而且ARM處理器功耗小，適合于功耗要求比較苛刻的地方，這些方面的特點(diǎn)正好滿足了便攜式多道脈沖幅度分析器野外勘察的要求。同時(shí)，由于以ARM為核的處理器具有豐富的外設(shè)資源，這樣就簡(jiǎn)化了外設(shè)電路及芯片的使用，降低了功耗并增強(qiáng)了產(chǎn)品的信賴性。另外，ARM芯片可以方便的移植操作系統(tǒng)，為多道脈沖幅度分析器多任務(wù)的管理和并行的處理，甚至硬實(shí)時(shí)功能的實(shí)現(xiàn)提供了前提。而且在ARM平臺(tái)使用嵌入式linux操作系統(tǒng)使多道脈沖幅度分析器的軟件易于升級(jí)。智能化和小型化是多道脈沖幅度分析器的發(fā)展趨勢(shì)。智能化要求系統(tǒng)的自動(dòng)化程度高、操作簡(jiǎn)便、容錯(cuò)性好。智能化除了需要控制軟件外，還需要軟件命令的執(zhí)行者即硬件控制電路來(lái)實(shí)現(xiàn)相應(yīng)的控制邏輯，兩者的結(jié)合才能真正的實(shí)現(xiàn)智能化。小型化要求系統(tǒng)的體積小、功耗小、便于攜帶；小型化除了要求采用微功耗的器件，還要求電路板的尺寸盡量的小且所用元件盡量的少，但小型化的同時(shí)必須保持系統(tǒng)的智能化，即不能減少智能化所要求的復(fù)雜的邏輯和時(shí)序的控制功能。為此采用高集成度的ARM芯片實(shí)現(xiàn)控制電路能滿意地同時(shí)滿足智能化和小型化的要求。在研制的多道脈沖幅度分析器中，幾乎所有的控制都可以用控制芯片來(lái)實(shí)現(xiàn)，如閾值設(shè)定、自動(dòng)穩(wěn)譜以及多道數(shù)據(jù)采集，在節(jié)省了元件的數(shù)目和電路板的尺寸的同時(shí)仍能保持系統(tǒng)的智能化程度。 Linux內(nèi)核精簡(jiǎn)而高效，可修改性強(qiáng)，支持多種體系結(jié)構(gòu)的處理器等，使得它是一個(gè)非常適合于嵌入式開發(fā)和應(yīng)用的操作系統(tǒng)。嵌入式Linux可以運(yùn)行的硬件平臺(tái)十分廣泛，從x86、MIPS、POWERPC到ARM，以及其他許多硬件體系結(jié)構(gòu)。目前在世界范圍內(nèi)，ARM體系結(jié)構(gòu)的SOC逐漸占領(lǐng)32位嵌入式微處理器市場(chǎng)，ARM處理器及技術(shù)的應(yīng)用幾乎已經(jīng)深入到各個(gè)領(lǐng)域，例如：工業(yè)控制，無(wú)線通訊，網(wǎng)絡(luò)，消費(fèi)類電子，成像等。本課題采用三星公司生產(chǎn)的ARM(Advanced RISC Machines，先進(jìn)精簡(jiǎn)指令集機(jī)器)芯片S3C2410A設(shè)計(jì)并研制了一種便攜式的核數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案。利用ARM芯片豐富的外設(shè)資源對(duì)傳統(tǒng)的多道脈沖幅度分析器進(jìn)行改進(jìn)和簡(jiǎn)化。系統(tǒng)由前端探測(cè)器系統(tǒng)，以及由線性脈沖放大器、甄別電路、控制電路、采樣保持電路組成的前置電路，中央處理器模塊，顯示模塊，用戶交互模塊，存儲(chǔ)模塊，網(wǎng)絡(luò)傳輸模塊等多個(gè)模塊組成。本設(shè)計(jì)基于ARM9芯片S3C2410，并在此平臺(tái)上移植了嵌入式linux操作系統(tǒng)來(lái)進(jìn)行任務(wù)的調(diào)度和處理等。電路板核心板部分設(shè)計(jì)采用6層PCB板結(jié)構(gòu)，這樣增加了系統(tǒng)可靠性，提高了電磁兼容的穩(wěn)定性。數(shù)據(jù)采集系統(tǒng)是多道脈沖幅度分析器的核心，A/D轉(zhuǎn)換直接使用了S3C2410內(nèi)置的ADC(Analog to Digital Converter,模數(shù)轉(zhuǎn)換器)，在2.5 MHz的轉(zhuǎn)換時(shí)鐘下最大轉(zhuǎn)換速度500 KSPS(Kilo-Samples per second,千采樣點(diǎn)每秒)，滿足了系統(tǒng)最低轉(zhuǎn)換時(shí)間≤5 μs的要求，并且控制簡(jiǎn)單，簡(jiǎn)化了外部接口電路。由于SD(Secure Digital Card，安全數(shù)碼卡)卡存儲(chǔ)容量大、攜帶方便、成本低等優(yōu)點(diǎn)，所以設(shè)計(jì)中采用其作為外部的數(shù)據(jù)存儲(chǔ)設(shè)備,其驅(qū)動(dòng)部分采用SD卡軟件包，為開發(fā)帶來(lái)了方便。本設(shè)計(jì)采用640*480的6.4寸LCD(Liquid Crystal Display，液晶顯示)屏作為人機(jī)交互的顯示部分，并且通過(guò)Qt/Embedded為系統(tǒng)提供圖形用戶界面的應(yīng)用框架和窗口系統(tǒng)。其中包括了波形顯示部分和用戶菜單設(shè)置部分，這樣方便了用戶操作。系統(tǒng)的數(shù)據(jù)存取方面是基于SQLite嵌入式小型數(shù)據(jù)庫(kù)而進(jìn)行的。為了方便數(shù)據(jù)向上位機(jī)的傳輸，系統(tǒng)設(shè)計(jì)中采用XML(Extensible Markup Language，可擴(kuò)展標(biāo)記語(yǔ)言)格式來(lái)組織傳輸?shù)臄?shù)據(jù)，通過(guò)基于TCP/IP(Transmission Control Protocol/Internet Protocol)協(xié)議的Linux下Socket套接字編程，來(lái)進(jìn)行與上位機(jī)或PC(Personal Computer,個(gè)人計(jì)算機(jī)或桌面機(jī))等的連接和數(shù)據(jù)傳輸。

標(biāo)簽： ARMLinux 多道分析器脈沖幅度

上傳時(shí)間： 2013-04-24

上傳用戶：tzl1975
8位MCU架構(gòu)研究及基于FPGA的IP驗(yàn)證平臺(tái)實(shí)現(xiàn)

本文首先介紹了主流8位MCU(微控制器)的通用架構(gòu)，通過(guò)比較分析主流國(guó)際MCU半導(dǎo)體供應(yīng)商的MCU產(chǎn)品，結(jié)合作者在德國(guó)英飛凌公司的項(xiàng)目實(shí)踐，分析了英飛凌XC866系列8位MCU的架構(gòu)特點(diǎn)和功能特性。在此基礎(chǔ)上，介紹了該MCU芯片的系統(tǒng)集成方法，以及組成模塊的架構(gòu)和功能。 LlN協(xié)議是當(dāng)前廣泛應(yīng)用的車載局部互連協(xié)議，作為英飛凌XC866MCU上很關(guān)鍵的一個(gè)外圍IP，本論文在介紹了MCU架構(gòu)基礎(chǔ)上，設(shè)計(jì)實(shí)現(xiàn)了LlN控制器。LIN協(xié)議是UART在數(shù)據(jù)鏈路層上的擴(kuò)展，其關(guān)鍵是LlN協(xié)議數(shù)據(jù)鏈路層的檢測(cè)實(shí)現(xiàn)。本文給出了一種可靠，高效的協(xié)議檢測(cè)機(jī)制，從而使軟件和硬件更好配合工作完成協(xié)議檢測(cè)。在完成LlN控制器設(shè)計(jì)后，本文結(jié)合了XC866ADC的架構(gòu)，介紹了ADC模擬和系統(tǒng)的數(shù)字接口概念和實(shí)現(xiàn)要點(diǎn)，介紹了如何考慮分析選擇合理的數(shù)字接口方案。論文最后以XC866的系統(tǒng)架構(gòu)為基礎(chǔ)，提出了一種高效的基于FPGA的IP原型驗(yàn)證平臺(tái)方案，并以LlN控制器作為驗(yàn)證這一平臺(tái)的IP，在FPGA上成功的實(shí)現(xiàn)了驗(yàn)證方案。論文同時(shí)介紹了從SOC設(shè)計(jì)向FPGA原型驗(yàn)證轉(zhuǎn)換時(shí)的處理方法及工程經(jīng)驗(yàn)，介紹了MCU及驗(yàn)證平臺(tái)的測(cè)試平臺(tái)思想，以及基于FPGA原型和邏輯分析儀實(shí)時(shí)測(cè)試的MCU固件代碼覆蓋率測(cè)試方法。目前8位MCU在中低端的應(yīng)用越來(lái)越廣泛，特別是目前發(fā)展迅速的汽車電子和消費(fèi)電子領(lǐng)域。因此對(duì)MCU架構(gòu)的不斷研究和提高，對(duì)更多面向應(yīng)用領(lǐng)域的IP的研究和設(shè)計(jì)，以及如何更快速的實(shí)現(xiàn)芯片驗(yàn)證將極大的推動(dòng)MCU在各個(gè)領(lǐng)域的應(yīng)用和推廣，將產(chǎn)生極大的經(jīng)濟(jì)和應(yīng)用價(jià)值。

標(biāo)簽： FPGA MCU 8位架構(gòu)

上傳時(shí)間： 2013-07-14

上傳用戶：李夢(mèng)晗
基于ARM的多路串行和以太網(wǎng)通信技術(shù)的研究與應(yīng)用

近年來(lái)，隨著控制系統(tǒng)規(guī)模的擴(kuò)大和總線技術(shù)的發(fā)展，對(duì)數(shù)據(jù)采集和傳輸技術(shù)提出了更高的要求。目前，很多設(shè)備需要實(shí)現(xiàn)從單串口通信到多路串口通信的技術(shù)改進(jìn)。同時(shí)，隨著以太網(wǎng)技術(shù)的發(fā)展和普及，這些設(shè)備的串行數(shù)據(jù)需要通過(guò)網(wǎng)絡(luò)進(jìn)行傳輸，因而有必要尋求一種解決方案，以實(shí)現(xiàn)技術(shù)上的革新。本文分別對(duì)串行通信和基于TCP/IP協(xié)議的以太網(wǎng)通信進(jìn)行研究和分析，在此基礎(chǔ)上，設(shè)計(jì)一個(gè)嵌入式系統(tǒng)一基于APM處理器的多路串行通信與以太網(wǎng)通信系統(tǒng)，來(lái)實(shí)現(xiàn)F8-DCS系統(tǒng)中多路串口數(shù)據(jù)采集和以太網(wǎng)之間的數(shù)據(jù)傳輸。主要作了如下工作：首先，分析了當(dāng)前串行通信的應(yīng)用現(xiàn)狀和以太網(wǎng)技術(shù)的發(fā)展動(dòng)態(tài)，通過(guò)比較傳統(tǒng)的多路串口通信系統(tǒng)的優(yōu)缺點(diǎn)，設(shè)計(jì)出了一種采用CPID技術(shù)和CAN總線技術(shù)相結(jié)合的新型技術(shù)，并結(jié)合F8-DCS系統(tǒng)數(shù)據(jù)量大和實(shí)時(shí)性高的特點(diǎn)，對(duì)串行通訊幀同步的方法進(jìn)行了詳細(xì)的研究。然后，根據(jù)課題的實(shí)際需求，對(duì)系統(tǒng)進(jìn)行總體設(shè)計(jì)和功能模塊劃分，并詳細(xì)介紹了基于ARM7處理器的多路串口通信接口、以太網(wǎng)通信接口以及二者之間的數(shù)據(jù)傳輸接口的電路設(shè)計(jì)。在軟件設(shè)計(jì)上，對(duì)系統(tǒng)的啟動(dòng)代碼、串行通信協(xié)議、串口驅(qū)動(dòng)以及多串口與網(wǎng)口間雙向數(shù)據(jù)傳輸?shù)冗M(jìn)行了詳細(xì)的論述。最后，將上述技術(shù)應(yīng)用于某大型火電廠主機(jī)F8-DCS系統(tǒng)I/O通訊網(wǎng)絡(luò)的測(cè)試與分析，達(dá)到了設(shè)計(jì)要求。

標(biāo)簽： ARM 多路串行以太網(wǎng)

上傳時(shí)間： 2013-07-31

上傳用戶：aeiouetla
基于ARM的嵌入式多串口網(wǎng)絡(luò)服務(wù)器的設(shè)計(jì)與實(shí)現(xiàn)

隨著電子設(shè)備的迅猛發(fā)展，“讓全部設(shè)備接入網(wǎng)絡(luò)”已經(jīng)成為一種發(fā)展趨勢(shì)。通過(guò)嵌入式串口服務(wù)器，可以讓現(xiàn)有的串行設(shè)備擁有聯(lián)網(wǎng)功能，避免了投資大量人力、物力，有利于對(duì)傳統(tǒng)串行設(shè)備進(jìn)行更換或者升級(jí)。本文設(shè)計(jì)的串口服務(wù)器采用嵌入式處理器和Linux操作系統(tǒng)，把現(xiàn)有的基于串行接口的數(shù)據(jù)轉(zhuǎn)化成以太網(wǎng)數(shù)據(jù)，然后進(jìn)行數(shù)據(jù)存取，將傳統(tǒng)的串行數(shù)據(jù)送往網(wǎng)絡(luò)。論文主要研究了以下內(nèi)容：第一，在研究串口服務(wù)器網(wǎng)關(guān)工作機(jī)理的基礎(chǔ)上，分析高性能串口網(wǎng)絡(luò)服務(wù)器的功能需求。第二，基于AT91ARM9200微處理器及LXT971ALE網(wǎng)絡(luò)接口芯片等構(gòu)建嵌入式系統(tǒng)，完成RS232-TCP/IP轉(zhuǎn)換網(wǎng)關(guān)的軟硬件設(shè)計(jì)，實(shí)現(xiàn)最多32路串行終端同時(shí)接入以太網(wǎng)的高性能串口服務(wù)器。第三，在RH Linux 9.0為ARM處理器提供的交叉開發(fā)工具下移植Linux，為嵌入式串口服務(wù)器設(shè)計(jì)服務(wù)器端與客戶端工作模式，同時(shí)設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)參數(shù)的在線配置功能。第四，在客戶端和服務(wù)器端分別設(shè)計(jì)串口服務(wù)器的基本API函數(shù)，為系統(tǒng)二次開發(fā)打下良好的基礎(chǔ)。

標(biāo)簽： ARM 嵌入式多串口網(wǎng)絡(luò)服務(wù)器

上傳時(shí)間： 2013-04-24

上傳用戶：mqien
基于FPGA的8051單片機(jī)IP核設(shè)計(jì)及應(yīng)用

單片微型計(jì)算機(jī)(單片機(jī))是將微處理器CPU、程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、定時(shí)/計(jì)數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機(jī)具有專門為嵌入式系統(tǒng)設(shè)計(jì)的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機(jī)是我國(guó)目前應(yīng)用最廣的單片機(jī)之一。隨著可編程邏輯器件設(shè)計(jì)技術(shù)的發(fā)展，每個(gè)邏輯器件中門電路的數(shù)量越來(lái)越多，一個(gè)邏輯器件就可以完成本來(lái)要由很多分立邏輯器件和存儲(chǔ)芯片完成的功能。這樣做減少了系統(tǒng)的功耗和成本，提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊，設(shè)計(jì)成可修改參數(shù)的模塊，讓其他用戶可以直接調(diào)用這些模塊，這樣就大大減輕了工程師的負(fù)擔(dān)，避免重復(fù)勞動(dòng)。隨著FPGA的規(guī)模越來(lái)越大，設(shè)計(jì)越來(lái)越復(fù)雜，使用IP核是一個(gè)發(fā)展趨勢(shì)。本課題結(jié)合FPGA與8051單片機(jī)的優(yōu)點(diǎn)，主要針對(duì)以下三個(gè)方面研究： (1)FPGA開發(fā)平臺(tái)的硬件實(shí)現(xiàn)選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內(nèi)程序存儲(chǔ)器，搭建FPGA的硬件開發(fā)平臺(tái)。 (2)用VHDL語(yǔ)言實(shí)現(xiàn)8051IP核分析研究8051系列單片機(jī)內(nèi)部各模塊結(jié)構(gòu)以及各部分的連接關(guān)系，實(shí)現(xiàn)了基于FPGA的8051IP核。主要包括如下幾個(gè)模塊：CPU模塊、片內(nèi)數(shù)據(jù)存儲(chǔ)器模塊、定時(shí)/計(jì)數(shù)器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復(fù)位模塊等。 (3)基于FPGA的8051IP核應(yīng)用用所設(shè)計(jì)的8051IP核，實(shí)現(xiàn)了對(duì)一個(gè)4×4鍵盤的監(jiān)測(cè)掃描、鍵盤確認(rèn)、按鍵識(shí)別等應(yīng)用。

標(biāo)簽： FPGA 8051 單片機(jī) IP核

上傳時(shí)間： 2013-04-24

上傳用戶：1417818867