AVR-51多功能實驗開發板電原理圖。詳細圖解，作板子更簡單
上傳時間： 2013-04-24
上傳用戶：dylutao
隨著計算機網絡與嵌入式控制技術的迅速發展，作為傳統運輸行業的鐵路系統對此也有了新的要求，列車通信網絡應運而生。經過多年的發展，國際電工委員會(IEC)為了規范列車通信網絡，于1999年通過了IEC61375-1標準。該標準將列車通信網絡分為兩條總線：絞線式列車總線(WTB)和多功能車輛總線(MVB)。MVB是一個標準通信介質，為掛在其上的設備傳輸和交換數據。而多功能車輛總線控制器(MVBC)是MVB與MVB實際物理層之間的接口，其主要實現MVB數據鏈路層的功能。由于該項關鍵技術仍被國外公司壟斷，因此開發具有自主知識產權的MVBC迫在眉睫。 鑒于上述原因，本文深入研究了IEC61375-1標準。根據MVBC的技術特點，本文提出了使用FPGA來實現其具體功能的方案。掛在MVB總線上的設備分為五類，他們的功能各不相同。而支持4類設備的MVBC具有設備狀態、過程數據、消息數據通信和總線管理功能，并且兼容2類和3類設備。本文的目的就是用FPGA實現支持4類設備的MVBC。 本文采用自頂向下的設計方法。整個MVBC主要劃分為：編碼模塊、譯碼模塊、冗余控制模塊、報文分析單元、通信存儲控制器、主控制單元、地址邏輯模塊。在整個開發流程中，使用Xilinx的ISE集成開發環境。使用Verilog HDL硬件描述語言對上述各個模塊進行RTL級描述，并用Synplify Pro進行綜合。最后，在ModelSim中對各個模塊進行了布線后仿真和驗證。 在實驗室條件下，通過嚴格的仿真驗證后，其結果證明了本文設計的模塊達到了IEC61375-1標準的要求。因此，用FPGA實現MVBC這一方案具有可操作性。 關鍵詞：列車通信網；多功能車輛總線；多功能車輛總線控制器；現場可編程門陣列
上傳時間： 2013-07-18
上傳用戶：wxhwjf
近幾年來，OFDM(Orthogonal Frequency Division Multiplexing)技術引起了人們的廣泛注意，根據這項新技術，很多相關協議被提出來。其中WiMax(Wireless MetropolitanArea Networks)代表空中接口滿足IEEE 802.16標準的寬帶無線通信系統，IEEE標準在2004年定義了空中接口的物理層(PHY)，即802.16d協議。該協議規定數據傳輸采用突發模式，調制方式采用OFDM技術，傳輸速率較高且實現方便、成本低廉，已經成為首先推廣應用的商業化標準。 本文主要對IEEE802.16d OFDM系統物理層進行研究，并在XILINX公司的Virtexpro II芯片上實現了基帶算法。 首先討論了OFDM基本原理及其關鍵技術。根據IEEE802.16d OFDM系統的物理層發送端流程搭建了基帶仿真鏈路，利用MATLAB/SIMULINK仿真了OFDM系統在有無循環前綴(CP)、多徑數目不同等情況下的性能變化。由于同步算法和信道估計算法計算量都很大，為了找到適合采用FPGA實現的算法，分析了同步誤差和不同信道估計算法對接收信號的影響，并結合計算量的大小提出了一種新的聯合同步算法，以及得出了LS信道估計算法最適合802.16d系統的結論。 其次，完成了基帶發射機和接收機的FPGA硬件電路實現。為了使系統的時鐘頻率更高，采用了流水線的結構。設計中采用編寫Verilog程序和使用IP核相結合的辦法，實現了新的聯合同步算法，并且通過簡化結構，避免了信道估計算法中的繁瑣除法。利用ISE9. 2i和Modelsim6.Oc軟件平臺對程序進行設計、綜合和仿真，并將仿真結果和MATLAB軟件計算結果相對比。結果表明，采用16位數據總線可達到理想的精度。 最后，采用串口通信的方式對基帶系統進行了驗證。通過串口通信從功能上表明該系統確實可行。 關鍵詞：IEEE802. 16d； OFDM； 同步；信道估計；基帶系統
上傳時間： 2013-07-31
上傳用戶：1757122702
隨著通信技術的發展，視頻傳輸系統因具有方便、實時、準確等特點已成為現代工業管理、安全防范、城市交通中必不可少的重要部分。而光纖傳輸以大容量、保密性能好、抗干擾能力強、傳輸距離等優點越來越受人們的關注。本論文以FPGA為核心芯片，結合數字化技術和時分復用技術，提出了一種無壓縮多路數字視頻光纖傳輸系統設計方案，并詳細分析方案的設計過程。 系統分A/D轉換、D/A轉換和FPGA數據處理三大模塊化進行設計，FPGA數據處理模塊實現了程序的配置下載、IO口的控制功能、各時鐘分頻、鎖相功能和多路數字信號的復接解復接仿真，同時完成了視頻信號的A/D轉換和數字視頻信號的D/A轉換功能，最終實現了八路視頻信號在一根光纖上實時傳輸的功能。接收視頻圖像輪廓清晰、沒有不規則的閃爍、沒有波浪狀等條紋或橫條出現，基本滿足視頻監控系統的圖像質量指標要求。各路視頻信號的輸入輸出電接口、阻抗和收發光接口均符合國家標準，系統具高集成度、靈活性等特點，能廣泛應用于各場合的視頻監控系統和安全防范系統中。 關鍵詞：FPGA，光纖傳輸，視頻信號
上傳時間： 2013-06-05
上傳用戶：zxh1986123
隨著中國二代導航系統的建設，衛星導航的應用將普及到各個行業，具有自主知識產權的衛星導航接收機的研究與設計是該領域的一個研究熱點。在接收機的設計中，對于成熟技術將利用ASIC芯片進行批量生產，該芯片是專用芯片，一旦制造成型不能改變。但是對于正在研究的接收機技術，特別是在需要利用接收機平臺進行提高接收機性能研究時，利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，進行批量生產。本課題就是基于FPGA研究GPS并行捕獲技術的硬件電路，著重進行了其中一個捕獲通道的設計和實現。 GPS信號捕獲時間是影響GPS接收機性能的一個關鍵因素，尤其是在高動態和實時性要求高的應用中或者對弱GPS信號的捕獲方面。因此，本文在滑動相關法基礎上引出了基于FFT的并行快速捕獲方法，采用自頂向下的方法對系統進行總體功能劃分和結構設計，并采用自底向上的方法對系統進行功能實現和驗證。 本課題以Xilinx公司的Spartan3E開發板為硬件開發平臺，以ISE9.2i為軟件開發平臺，采用Verilog HDL編程實現該系統。并利用Nemerix公司的GPS射頻芯片NJ1006A設計制作了GPS中頻信號產生平臺。該平臺可實時地輸出采樣頻率為16.367MHz的GPS數字中頻信號。 本課題主要是基于采樣率變換和FFT實現對GPS C/A碼的捕獲。該算法利用平均采樣的方法，將信號的采樣率降低到1.024 MHz，在低采樣率下利用成熟的1024點FFT IP核對C/A碼進行粗捕，給出GPS信號的碼相位(精度大約為1/4碼片)和載波的多普勒頻率，符合GPS后續跟蹤的要求。 同時，由于FFT算法是以資源換取時間的方法來提高GPS捕獲速度的，所以在設計時，合理地采用FPGA設計思想與技巧優化系統?；趯嵱眯缘囊?，詳細的給出了基于FFT的GPS并行捕獲各個模塊的實現原理、實現結構以及仿真結果。并達到降低系統硬件資源，能夠快速、高效地實現對GPS C/A碼捕獲的要求。 本研究是導航研究所承擔的國家863課題“利用多徑信號提高GNSS接收機性能的新技術研究”中關于接收機信號捕獲算法的一部分，對接收機的設計具有一定的參考價值。
上傳時間： 2013-07-22
上傳用戶：user08x
隨著列車自動化控制和現場總線技術的發展，基于分布式控制系統的列車通信網絡技術TCN（IEC-61375）在現代高速列車上得到廣泛應用。TCN協議將列車通信網絡分為絞線式列車總線WTB和多功能車輛總線MVB，其中WTB實現對開式列車中的互聯車輛間的數據傳輸和通信，MVB實現車載設備的協同工作和互相交換信息。 本文介紹了國內外列車通信網絡的發展情況和各自優勢，分析了MVB一類設備底層協議。研究利用FPGA實現MVB控制芯片MVBC，用ARM作為微處理器實現MVB一類設備的嵌入式解決方案。其中，在FPGA芯片中主要采用自頂向下的設計方法，RLT硬件描述語言實現MVB控制芯片MVBC一類設備的主要功能，包括幀編碼器、幀解碼器和邏輯接口單元。ARM主要完成了軟件程序的編寫和實時操作系統的移植。在eCos實時操作系統上，完成了驅動和上層應用程序，包括端口初始化、端口配置、幀收發指令和報文分析。 為了驗證設計的正確性，在設計的硬件平臺基礎上，搭建了MVB通信網絡的最小系統，對網絡進行系統功能測試。測試結果表明：設計方案正確，達到了設計的預期要求。
上傳時間： 2013-08-03
上傳用戶：bruce5996
現代的計算機追求的是更快的速度、更高的數據完整性和靈活性。無論從物理性能，還是從電氣性能來看，現今的并行總線都已出現了某些局限，無法提供更高的數據傳輸率。而SATA以其傳輸速率快、支持熱插拔、可靠的數據傳輸等特點，得到各行業越來越多的支持。 目前市場上的SATA IP CORE都是面向IC設計的，不利于在FPGA上集成，因此，本文在Xilinx公司的Virtex5系列FPGA上實現SATAⅡ協議，對SATA技術的推廣、國內邏輯IP核的發展都有一定的意義。 本文將SATAⅡ協議的FPGA實現劃分成物理層、鏈路層、傳輸層和應用層四個模塊。提出了物理層串行收/發器設計以及物理鏈路初始化方案。分析了鏈路層模塊結構，給出了作為SATAⅡ鏈路層核心的狀態機的設計。為滿足SATAⅡ協議3．0Gbps的速率，采用擴大數據處理位寬的方法，設計完成了鏈路層的16b/20b編碼模塊，同時為提高數據傳輸可靠性和信號的穩定性，分別實現了鏈路層CRC校驗模塊和并行擾碼模塊。在描述協議傳輸層的模塊結構的基礎上，給出了作為傳輸層核心的狀態機的設計，并以DMA DATA OUT命令的操作為例介紹了FIS在傳輸層中的處理過程。完成了命令層協議狀態機的設計，并實現了SATAⅡ新增功能NCQ技術，從而使得數據傳輸更加有效。最后為使本設計應用更加廣泛，設計了基于AHB總線的用戶接口。 本設計采用Verilog HDL語言對需要實現的電路進行描述，并使用Modelsim軟件仿真。仿真結果表明，本文設計的邏輯電路可靠穩定，與SATAⅡ協議定義功能一致。
上傳時間： 2013-06-16
上傳用戶：cccole0605
現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中?，F在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路?？傮w而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
并行總線PATA從設計至今已快20年歷史，如今它的缺陷已經嚴重阻礙了系統性能的進一步提高，已被串行ATA(Serial ATA)即SATA總線所取代。SATA作為新一代磁盤接口總線，采用點對點方式進行數據傳輸，內置數據/命令校驗單元，支持熱插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的傳輸速度。目前SATA已在存儲領域廣泛應用，但國內尚無獨立研發的面向FPGA的SATAIP CORE，在這樣的條件下設計面向FPGA應用的SATA IP CORE具有重要的意義。 本論文對協議進行了詳細的分析，建立了SATA IP CORE的層次結構，將設備端SATA IP CORE劃分成應用層、傳輸層、鏈路層和物理層；介紹了實現該IPCORE所選擇的開發工具、開發語言和所選用的芯片；在此基礎上著重闡述協議IP CORE的設計，并對各個部分的設計予以分別闡述，并編碼實現；最后進行綜合和測試。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)實現了1.5Gbps的串行傳輸鏈路；設計滿足協議需求、適合FPGA設計的并行結構，實現了多狀態機的協同工作：在高速設計中，使用了流水線方法進行并行設計，以提高速度，考慮到系統不同部分復雜度的不同，設計采用部分流水線結構；采用在線邏輯分析儀Chipscope pro與SATA總線分析儀進行片上調試與測試，使得調試工作方便快捷、測試數據準確；嚴格按照SATA1.0a協議實現了SATA設備端IP CORE的設計。 最終測試數據表明，本論文設計的基于FPGA的SATA IP CORE滿足協議需求。設計中的SATA IP CORE具有使用方便、集成度高、成本低等優點，在固態電子硬盤SSD(Solid-State Disk)開發中應用本設計，將使開發變得方便快捷，更能夠適應市場需求。
上傳時間： 2013-06-21
上傳用戶：xzt
FPGA作為新一代集成電路的出現，引起了數字電路設計的巨大變革。隨著FPGA工藝的不斷更新與改善，越來越多的用戶與設計公司開始使用FPGA進行系統開發，因此，PFAG的市場需求也越來越高，從而使得FPGA的集成電路板的工藝發展也越來越先進，在如此良性循環下，不久的將來，FPGA可以主領集成電路設計領域。正是由于FPGA有著如此巨大的發展前景與市場吸引力，因此，本文采用FPGA作為電路設計的首選。 @@ 隨著FPGA的開發技術日趨簡單化、軟件化，從面向硬件語言的VHDL、VerilogHDL設計語言，到現在面向對象的System Verilog、SystemC設計語言，硬件設計語言開始向高級語言發展。作為一個軟件設計人員，會很容易接受面向對象的語言。現在軟件的設計中，算法處理的瓶頸就是速度的問題，如果采用專用的硬件電路，可以解決這個問題，本文在第一章第二節詳細介紹了軟硬結合的開發優勢。另外，在第一章中還介紹了知識產權核心（IP Core）的發展與前景，特別是IP Core中軟核的設計與開發，許多FGPA的開發公司開始爭奪軟核的開發市場。 @@ 數字電路設計中最長遇到的就是通信的問題，而每一種通信方式都有自己的協議規范。在CPU的設計中，由于需要高速的處理速度，因此其內部都是用并行總線進行通信，但是由于集成電路資源的問題，不可能所有的外部設備都要用并行總線進行通信，因此其外部通信就需要進行串行傳輸。又因為需要連接的外部設備的不同，因此就需要使用不同的串行通信接口。本文主要介紹了小型CPU中常用的三種通信協議，那就是SPI、I2C、UART。除了分別論述了各自的通信原理外，本文還特別介紹了一個小型CPU的內部構造，以及這三個通信協議在CPU中所處的位置。 @@ 在硬件的設計開發中，由于集成電路本身的特殊性，其開發流程也相對的復雜。本文由于篇幅的問題，只對總的開發流程作了簡要的介紹，并且將其中最復雜但是又很重要的靜態時序分析進行了詳細的論述。在通信協議的開發中，需要注意接口的設計、時序的分析、驗證環境的搭建等，因此，本文以SPI數據通信協議的設計作為一個開發范例，從協議功能的研究到最后的驗證測試，將FPGA 的開發流程與關鍵技術等以實例的方式進行了詳細的論述。在SPI通信協議的開發中，不僅對協議進行了詳細的功能分析，而且對架構中的每個模塊的設計都進行了詳細的論述。@@關鍵詞：FPGA；SPI；I2C；UART；靜態時序分析；驗證環境
上傳時間： 2013-04-24
上傳用戶：vvbvvb123
