久久精品66,亚洲精品xxxx,色婷婷综合久久久中文字幕

IP組播技術(shù)

移動IP技術指南-7.7M-PDF.zip

專輯類-網絡及電腦相關專輯-114冊-4.31G 移動IP技術指南-7.7M-PDF.zip

標簽： M-PDF 7.7 zip 移動

上傳時間： 2013-06-17

上傳用戶：huyanju
USB20設備控制器IP核的設計與FPGA驗證.rar

隨著計算機及其外圍設備的發(fā)展，傳統(tǒng)的并行接口和串行接口在靈活性和接口擴展等方面存在的缺陷愈來愈不可回避，并逐漸成為計算機通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，USB)誕生了。USB由于具有傳輸速率高、價格便宜、使用方便、靈活性高、支持熱插拔、接口標準化和易于擴展等優(yōu)點，目前已經成為計算機外設接口的主流技術，在計算機外圍設備和消費類電子領域正獲得越來越多的應用。 @@ 本文基于USB2．0協(xié)議規(guī)范，設計了一款支持高速和全速傳輸?shù)腢SB2．0設備控制器IP核。文中著重介紹了這款設備控制器IP核的設計和FPGA驗證工作，詳細研究并分析了USB2．0規(guī)范，根據(jù)規(guī)范提出了一種USB2．0設備控制器整體構架方案，描述了各個功能子模塊硬件電路的功能及實現(xiàn)。從可重用的角度出發(fā)，對設備控制器模塊進行優(yōu)化設計，增加多個靈活的配置選項，根據(jù)不同的應用對硬件進行配置，使其在滿足要求的情況下去除冗余電路，以減少占用面積和功耗，從而使其靈活地應用于各種USB系統(tǒng)。本文還研究了IP核的驗證方法，并對所設計的USB2．0設備控制器建立了功能完備的ModelSim仿真驗證環(huán)境，搭建了FPGA硬件驗證平臺，設計了具有AHB接口的設備控制器和帶有8051的設備控制器，并分別在FPGA平臺上進行了功能驗證。 @@ 本文所設計的USB2．0設備控制器IP核可配置性高，使用者可以自由配置所需端點的個數(shù)以及每個端點類型等，可以集成于多種USB系統(tǒng)中，適于各類USB設備的開發(fā)。本課題所取得的成果為USB2．0設備類的研究和開發(fā)積累了經驗，并為后來實驗室某項目測試芯片的USB數(shù)據(jù)采集提供了參考方案，也為未來USB3．0接口IP核的開發(fā)和應用奠定了基礎。 @@關鍵詞USB2．0控制器；IP核；FPGA；驗證

標簽： FPGA USB 20

上傳時間： 2013-06-30

上傳用戶：nanfeicui
DDR2控制器IP的設計與FPGA實現(xiàn).rar

DDR2 SDRAM是目前內存市場上的主流內存。除了通用計算機系統(tǒng)外，大量的嵌入式系統(tǒng)也紛紛采用DDR2內存，越來越多的SoC系統(tǒng)芯片中會集成有DDR2接口模塊。因此，設計一款匹配DDR2的內存控制器將會具有良好的應用前景。論文在研究了DDR2的JEDEC標準的基礎上，設計出DDR2控制器的整體架構，采用自項向下的設計方法和模塊化的思想，將DDR2控制器劃分為若干模塊，并使用Verilog HDL語言完成DDR2控制器IP軟核中初始化模塊、配置模塊、執(zhí)行模塊和數(shù)據(jù)通道模塊的RTL級設計。根據(jù)在設計中遇到的問題，對DDR2控制器的整體架構進行改進與完善。在分析了Altera數(shù)字PHY的基本性能的基礎上，設計DDR2控制器與數(shù)字PHY的接口模塊。搭建DDR2控制器IP軟核的仿真驗證平臺，針對設計的具體功能進行仿真驗證，并實現(xiàn)在Altera Stratix II GX90開發(fā)板上對DDR2存儲芯片基本讀/寫操作控制的FPGA功能演示。論文設計的DDR2控制器的主要特點是： 1.支持數(shù)字PHY電路，不需要實際的硬件電路就完成DDR2控制器與DDR2存儲芯片之間的物理層接口，節(jié)約了設計成本，縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來，簡化了具體操作。 3.支持多個DDR2存儲芯片，使得DDR2控制器的應用范圍更為廣闊。 4.支持DDR2的三項新技術，充分發(fā)揮DDR2內存的特性。 5.自動DDR2刷新控制，方便用戶對DDR2內存的控制。

標簽： DDR2 FPGA 控制器

上傳時間： 2013-06-10

上傳用戶：ynzfm
基于FPGA的GPIB控制器的IP核設計.rar

當前，片上系統(tǒng)(SOC)已成為系統(tǒng)實現(xiàn)的主流技術。流片風險與費用增加、上市時間壓力加大、產品功能愈加復雜等因素使得SOC產業(yè)逐漸劃分為IP提供者、SOC設計服務者和芯片集成者三個層次。SOC設計已走向基于IP集成的平臺設計階段，經過嚴格驗證質量可靠的IP核成為SOC產業(yè)中的重要一環(huán)。 GPIB控制器芯片是組建自動測試系統(tǒng)的核心，在測試領域應用廣泛。本人通過查閱大量的技術資料，分析了集成電路在國內外發(fā)展的最新動態(tài)，提出了基于FPGA的自主知識產權的GPIB控制器IP核的設計和實現(xiàn)。本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對FPGA開發(fā)所具備的基本知識作了簡要介紹。文中對GPIB總線進行了簡單的描述，根據(jù)芯片設計的主要思想，重點在于論述怎樣用FPGA來實現(xiàn)IEEE-488.2協(xié)議，并詳細闡述了GPIB控制器的十種接口功能及其狀態(tài)機的IP核實現(xiàn)。同時，對數(shù)據(jù)通路也進行了較為細致的說明。在設計的時候采用基于模塊化設計思想，用VerilogHDL語言完成各模塊功能描述，通過Synplifv軟件的綜合，用Modelsim對設計進行了前、后仿真。最后利用生成的模塊符號采取類似畫電路圖的方法完成整個系統(tǒng)芯片的lP軟核設計，并用EDA工具下載到了FPGA上。為了更好地驗證設計思想，借助EDA工具對GPIB控制器的工作狀態(tài)進行了軟件仿真，給出仿真結果，仿真波形驗證了GPIB控制器的工作符合預想。最后，本文對基于FPGA的GPIB控制器的IP核設計過程進行了總結，展望了當前GPIB控制器設計的發(fā)展趨勢，指出了開展進一步研究需要做的工作。

標簽： FPGA GPIB 控制器

上傳時間： 2013-06-12

上傳用戶：mqien
基于FPGA的多通道DMA控制器的IP核設計.rar

當前，隨著電子技術的飛速發(fā)展，智能化系統(tǒng)中需要傳輸?shù)臄?shù)據(jù)量日益增大，要求數(shù)據(jù)傳送的速度也越來越快，傳統(tǒng)的數(shù)據(jù)傳輸方式已無法滿足目前的要求。在此前提下，采用高速數(shù)據(jù)傳輸技術成為必然，DMA(直接存儲器訪問)技術就是較理想的解決方案之一，能夠滿足信息處理實時性和準確性的要求。本文以EDA工具、硬件描述語言和可編程邏輯器件(FPGA)為技術支撐，設計DMA控制器的總體結構。在通道檢測模塊中，解決了信號抗干擾和請求信號撤銷問題，并提出并行通道檢測算法；在優(yōu)先級管理模塊中提出了動態(tài)優(yōu)先級端口響應機制；在傳輸模塊中采用狀態(tài)機的設計思想設計多個通道的數(shù)據(jù)傳輸。通過各模塊問題的解決及新方法的采用，最終設計出基于FPGA的多通道DMA控制器的IP軟核。實驗仿真結果表明，本控制器傳輸速度較快，主頻達100MHz以上，且工作穩(wěn)定。

標簽： FPGA DMA 多通道

上傳時間： 2013-05-16

上傳用戶：希醬大魔王
基于FPGA的8051單片機IP核設計及應用.rar

單片微型計算機(單片機)是將微處理器CPU、程序存儲器、數(shù)據(jù)存儲器、定時/計數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機具有專門為嵌入式系統(tǒng)設計的體系結構與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應用要求。Intel公司生產的MCS-51系列單片機是我國目前應用最廣的單片機之一。隨著可編程邏輯器件設計技術的發(fā)展，每個邏輯器件中門電路的數(shù)量越來越多，一個邏輯器件就可以完成本來要由很多分立邏輯器件和存儲芯片完成的功能。這樣做減少了系統(tǒng)的功耗和成本，提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數(shù)字電路中常用但比較復雜的功能塊，設計成可修改參數(shù)的模塊，讓其他用戶可以直接調用這些模塊，這樣就大大減輕了工程師的負擔，避免重復勞動。隨著FPGA的規(guī)模越來越大，設計越來越復雜，使用IP核是一個發(fā)展趨勢。本課題結合FPGA與8051單片機的優(yōu)點，主要針對以下三個方面研究： (1)FPGA開發(fā)平臺的硬件實現(xiàn)選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內程序存儲器，搭建FPGA的硬件開發(fā)平臺。 (2)用VHDL語言實現(xiàn)8051IP核分析研究8051系列單片機內部各模塊結構以及各部分的連接關系，實現(xiàn)了基于FPGA的8051IP核。主要包括如下幾個模塊：CPU模塊、片內數(shù)據(jù)存儲器模塊、定時/計數(shù)器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復位模塊等。 (3)基于FPGA的8051IP核應用用所設計的8051IP核，實現(xiàn)了對一個4×4鍵盤的監(jiān)測掃描、鍵盤確認、按鍵識別等應用。

標簽： FPGA 8051 單片機

上傳時間： 2013-06-21

上傳用戶：stampede
基于FPGA的精確時鐘同步方法研究.rar

在工業(yè)控制領域，多種現(xiàn)場總線標準共存的局面從客觀上促進了工業(yè)以太網技術的迅速發(fā)展，國際上已經出現(xiàn)了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多種工業(yè)以太網協(xié)議。將傳統(tǒng)的商用以太網應用于工業(yè)控制系統(tǒng)的現(xiàn)場設備層的最大障礙是以太網的非實時性，而實現(xiàn)現(xiàn)場設備間的高精度時鐘同步是保證以太網高實時性的前提和基礎。 IEEE 1588定義了一個能夠在測量和控制系統(tǒng)中實現(xiàn)高精度時鐘同步的協(xié)議——精確時間協(xié)議(Precision Time Protocol)。PTP協(xié)議集成了網絡通訊、局部計算和分布式對象等多項技術，適用于所有通過支持多播的局域網進行通訊的分布式系統(tǒng)，特別適合于以太網，但不局限于以太網。PTP協(xié)議能夠使異質系統(tǒng)中各類不同精確度、分辨率和穩(wěn)定性的時鐘同步起來，占用最少的網絡和局部計算資源，在最好情況下能達到系統(tǒng)級的亞微級的同步精度。基于PC機軟件的時鐘同步方法，如NTP協(xié)議，由于其實現(xiàn)機理的限制，其同步精度最好只能達到毫秒級；基于嵌入式軟件的時鐘同步方法，將時鐘同步模塊放在操作系統(tǒng)的驅動層，其同步精度能夠達到微秒級。現(xiàn)場設備間微秒級的同步精度雖然已經能滿足大多數(shù)工業(yè)控制系統(tǒng)對設備時鐘同步的要求，但是對于運動控制等需求高精度定時的系統(tǒng)來說，這仍然不夠?；谇度胧杰浖臅r鐘同步方法受限于操作系統(tǒng)中斷響應延遲時間不一致、晶振頻率漂移等因素，很難達到亞微秒級的同步精度。本文設計并實現(xiàn)了一種基于FPGA的時鐘同步方法，以IEEE 1588作為時鐘同步協(xié)議，以Ethernet作為底層通訊網絡，以嵌入式軟件形式實現(xiàn)TCP/IP通訊，以數(shù)字電路形式實現(xiàn)時鐘同步模塊。這種方法充分利用了FPGA的特點，通過準確捕獲報文時間戳和動態(tài)補償晶振頻率漂移等手段，相對于嵌入式軟件時鐘同步方法實現(xiàn)了更高精度的時鐘同步，并通過實驗驗證了在以集線器互連的10Mbps以太網上能夠達到亞微秒級的同步精度。

標簽： FPGA 時鐘同步方法研究

上傳時間： 2013-08-04

上傳用戶：hn891122
基于CPLD/FPGA的IP核設計

本文介紹了一個基于CPLD／FPGA的嵌入式IP核設計。論文在闡述可編程邏輯器件及其發(fā)展趨勢的基礎上，探討了知識產權復用理念，MCU的復雜化設計以及數(shù)字信號傳輸與處理的速度要求。結合國內外對CPLD／FPGA的使用現(xiàn)狀，引出了在CPLD／FPGA上開發(fā)嵌入式模塊程序的理念并提出了設計實現(xiàn)方法和設計實例。課題的設計目標為開發(fā)一個基于CPLD／FPGA的USBIP模塊，實現(xiàn)開發(fā)板與PC機之間的USB通信。設計過程首先進行硬件設計，在FPGA開發(fā)板上開發(fā)擴展板；其次用ISE開發(fā)軟件進行FPGA數(shù)字化設計；在軟件開發(fā)完成后，將配置生成的比特流文件通過JTAG電纜下載到FPGA開發(fā)板上，實現(xiàn)FPGA開發(fā)板與PC機之間的通信。該設計具有很高的實用性，它進一步擴大了可編程芯片的領地，將復雜專有芯片擠向高端和超復雜應用；它使得IP資源復用理念得到更普遍的應用；為基于FPGA的嵌入式系統(tǒng)設計提供了廣闊的思路。

標簽： CPLD FPGA IP核

上傳時間： 2013-07-05

上傳用戶：隱界最新
The uIP Embedded TCP/IP Stack

The uIP Embedded TCP/IP Stack The uIP 1.0 Reference Manual

標簽： Embedded Stack The TCP

上傳時間： 2013-06-21

上傳用戶：cazjing
基于ARM的嵌入式IP電話與遙操作智能家電系統(tǒng)設計

傳統(tǒng)的家電采用各自獨立的工作模式，不同家電之間無法通信，這樣就不能有效地安排各種家電協(xié)同工作，容易造成浪費。同時它們無法自動獲取外界的信息，人們無法對其進行遠程操作，難以滿足現(xiàn)代生活的需求。所以開發(fā)智能化的家電及其控制系統(tǒng)己成為當前的研究熱點。傳統(tǒng)的電話只能進行語音通信，它存在利用率低、功能有限和安全性不好等缺點。近年來，以ARM為代表的高性能專用微處理器的出現(xiàn)，以及Linux、Windows CE等操作系統(tǒng)的完善，使嵌入式技術迅速發(fā)展，這為智能IP電話的研發(fā)提供了軟硬件基礎。現(xiàn)階段家庭網關接入互聯(lián)網的方式主要為有線接入，因為這種方式網絡性能比無線隱定，延時性相對要小，用它來遠程控制智能家電比無線網要安全可靠。要實現(xiàn)智能家電的網絡化，如果采用PC機進行直接進行控制，或者讓每臺家電接入網絡，這樣成本很高，不利于一般家庭的普及。為此，筆者采用基于.ARM9芯片、Windows CE 4.2嵌入式操作系統(tǒng)的IP電話作為家電的控制中心，智能家電采用ARM9芯片和linux2.4操作系統(tǒng)。各個智能家電與IP電話采用串口進行通信，IP電話采用網口與因特網通信。這樣可以大量的降低成本，而且通信方式比PLC和藍牙通訊技術更安全可靠。本文以IP電話與智能家電互聯(lián)為切入點，結合ARM、嵌入式Linux和網絡技術，設計出一種較為完善的IP電話與智能家電的控制系統(tǒng)。采用這種方式，使智能家電集電腦、電信和消費類電子產品的特征于一體，讓家電具有信息的獲取、加工、傳遞等功能，提供全方位的信息交換，幫助家電與外部保持信息交流暢通，這樣可以優(yōu)化人們的生活方式，節(jié)約能源費用資金。筆者完成了系統(tǒng)硬件和軟件設計，并進行了調試，驗證了所設計系統(tǒng)的有效性和實用性。并力爭將其拓展成為完善的智能家電控制系統(tǒng)。

標簽： ARM 嵌入式 IP電話遙操作

上傳時間： 2013-04-24

上傳用戶：F0717007