Input Signal Rise and Fall Tim
All inputs of the C16x family have Schmitt-Trigger input characteristics. These Schmitt-Triggers are intended to always provide proper internal low an...
ISI-CASE技術(shù)資料
?? 資源總數(shù)：244
?? 技術(shù)文檔：1
?? 源代碼：100406
ISI-CASE技術(shù)，專注于提升電子系統(tǒng)集成與軟件工程的效率與質(zhì)量，是現(xiàn)代電子設(shè)計(jì)自動化（EDA）領(lǐng)域的重要組成部分。通過優(yōu)化復(fù)雜系統(tǒng)的開發(fā)流程，ISI-CASE工具能夠顯著減少項(xiàng)目周期并提高產(chǎn)品可靠性，廣泛應(yīng)用于消費(fèi)電子、汽車電子及航空航天等行業(yè)。本頁面匯集了244個精選資源，涵蓋從基礎(chǔ)教程到高級應(yīng)用案例，助力工程師掌握最新技術(shù)趨勢，加速創(chuàng)新步伐。立即探索，開啟您的專業(yè)成長之旅！
?? ISI-CASE熱門資料
查看全部244個資源 ?介紹C16x系列微控制器的輸入信號升降時序圖及特性
All inputs of the C16x family have Schmitt-Trigger input characteristics. These Schmitt-Triggers are intended to always provide proper internal low an...
單片機(jī)外圍線路設(shè)計(jì)
當(dāng)拿到一張CASE單時，首先得確定的是能用什么母體才能實(shí)現(xiàn)此功能，然后才能展開對外圍硬件電路的設(shè)計(jì)，因此首先得了解每個母體的基本功能及特點(diǎn)，下面大至的介紹一下本公司常用的IC：單芯片解決方案• SN8P1900 系列– 高精度 16-Bit 模數(shù)轉(zhuǎn)換器–...
驅(qū)動程序與應(yīng)用程序的接口
有兩種方式可以讓設(shè)備和應(yīng)用程序之間聯(lián)系：1. 通過為設(shè)備創(chuàng)建的一個符號鏈；2. 通過輸出到一個接口WDM驅(qū)動程序建議使用輸出到一個接口而不推薦使用創(chuàng)建符號鏈的方法。這個接口保證PDO的安全，也保證安全地創(chuàng)建一個惟一的、獨(dú)立于語言的訪問設(shè)備的方法。一個應(yīng)用程序使用Win32APIs...
Verilog_HDL的基本語法詳解（夏宇聞版）
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HD...
?? ISI-CASE技術(shù)文檔
查看更多 ??? ISI-CASE源代碼
查看更多 ??? ISI-CASE資料分類