亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

ISO-TS

  • ISO14443.rar

    ISO/IEC 14443 標準時每一個從事rfid 13.56Mhz開發工作的人員需要了解的關鍵技術。

    標簽: 14443 ISO

    上傳時間: 2013-07-02

    上傳用戶:shiny3333

  • 基于H264的視頻壓縮算法在DM642上的實現.rar

    H.264/AVC規范是由國際電聯(ITU-T)和國際標準化組織(ISO)聯合制定的新一代視頻編解碼標準。它具有如下四個特點:低碼流,和MPEG2等壓縮技術相比,在同等圖像質量下,采用H.264技術壓縮后的數據量只有MPEG2的1/8;高圖象質量,復雜的算法保證了低碼流條件下圖像仍能保留豐富的細節;容錯能力強,提供了解決在不穩定網絡環境下容易發生的丟包等錯誤的必要工具;網絡適應性強,提供了網絡適應層,數據能在不同網絡上傳輸。但由此帶來的代價是復雜度極高的編碼過程,尤其是在嵌入式系統中實現具有很大的挑戰性。 本文主要介紹了基于H.264標準的開源代碼T264向DM642平臺的移植和優化。優化綜合運用了上層和底層的實現方法實現。上層的方法例如使用CCS提供的條件優化代碼優化功能,使用IMGLIB中高度優化的函數等,其特點是簡便易行,效果良好;底層的實現方法例如使用DM642特有的內聯函數,用線性匯編的方式實現算法等,特點是提高了代碼運行的并行性,但需要對DM642和H.264有很深刻的理解。 目前本設計已成功完成H.264.算法在DM642開發板上的運行,壓縮QCIF格式視頻的速度隨圖像復雜度的不同達到了35-50幀每秒。此后本設計還繼續使用優化后的編碼器實現了監控用視頻服務器的原型,使得攝像頭采集的視頻數據在DM642開發板上壓縮后傳輸至PC機,且能夠在PC端用配套的程序成功解碼并播放。

    標簽: H264 642 DM

    上傳時間: 2013-06-23

    上傳用戶:qqiang2006

  • mpeg2編解碼(VC源碼).rar

    ISO-ICE-13818-MPEG-2-協議標準詳解-440頁

    標簽: mpeg2 編解碼 源碼

    上傳時間: 2013-08-03

    上傳用戶:michael52

  • DVB系統信道編碼的研究與FPGA實現.rar

    數字圖像通信的最廣泛的應用就是數字電視廣播系統,與以往的模擬電視業務相比,數字電視在節省頻譜資源、提高節目質量方面帶來了一場新的革命,而與此對應的DVB(Digital Video Broadcasting)標準的建立更是加速了數字電視廣播系統的大規模應用。DVB標準選定MPEG—2標準作為音頻及視頻的編碼壓縮方式,隨后對MPEG—2碼流進行打包形成TS流(transport stream),進行多個傳輸流復用,最后通過不同媒介進行傳輸。在DVB標準的傳輸系統中,無論是衛星傳輸,電纜傳輸還是地面傳輸,為了保障圖像質量,使數字節目在傳輸過程中避免出現因受到各種信道噪聲干擾而出現失真的現象,都采用了信道編碼的方式來保護傳輸數據。信道編碼是數字通信系統中一個必需的、重要的環節。 信道編碼設計方案的優劣決定了DVB系統的成功與否,本文重點研究了DVB系統中的信道編碼算法及其FPGA實現方案,主要進行了如下幾項工作: 1)介紹了DVB系統信道編碼的基本概念及特點,深入研究了DVB標準中信道編碼部分的關鍵技術,并針對每個信道編碼模塊進行工作原理分析、算法分析。 2)根據DVB信道編碼的特點,重點對信道編碼中四個模塊,包括擾碼、RS編碼、卷積交織編碼和卷積編碼的FPGA硬件實現算法進行了比較詳細的分析,并闡述了每個模塊及QPSK調制的設計方案及實現模塊功能的程序流程。 3)在RS(204,188)編碼過程中,利用有限域常數乘法器的特點,對編碼器進行了優化,在很大程度上提高了編碼效率,卷積交織器部分采用RAM移位法,實現起來更為簡單且節省了FPGA器件內部資源。 4)設計以Altera公司的QuartusⅡ為開發平臺,利用FPGA芯片EP1C6Q240C8完成了信道編碼各模塊及QPSK調制的硬件實現,通過Verilog HDL描述和時序仿真來驗證算法的可行性,并給出系統設計中減少毛刺的方法,使系統更為穩定。最終的系統仿真結果表明該系統工作穩定,達到了DVB系統信道編碼設計的要求。

    標簽: FPGA DVB

    上傳時間: 2013-06-26

    上傳用戶:allen-zhao123

  • JPEG編解碼的FPGA仿真研究.rar

    隨著圖像聲納技術的發展,對于大數據量圖像數據的壓縮成為必須要解決的一個課題。本文結合水聲圖像特點,應用VerilogHDL 語言在Quartus Ⅱ軟件環境下設計實現了JPEG基本模式編解碼器。 JPEG是國際標準化組織(ISO)和CCITT 聯合制定的靜態圖像的壓縮標準,是目前最常使用的圖像存儲格式。 論文首先介紹了JPEG編碼的基本原理,然后根據編碼的流程從總體結構上對JPEG編碼器進行了模塊劃分。對于2D—DCT變換采用了行列分離的快速算法;針對水聲圖像特點采用了DC系數直接編碼。以一幅真實的水聲圖像作為JPEG編碼器的測試輸入,對編碼器輸出的碼流經過軟件編程后正確顯示出了JPEG圖片,并分析了壓縮圖像效果和質量。 JPEG解碼器采用了和JPEG編碼器對稱的模塊劃分,2D—IDCT變換同樣采用了行列分離的快速算法;根據JPEG標準中哈夫曼編碼的特點,哈夫曼解碼采用了濃縮哈夫曼表法,降低了存儲資源,提高了解碼速度。對經本文設計的JPEG解碼器解碼后的圖片和原圖片進行了比較分析,結果表明本設計滿足要求。

    標簽: JPEG FPGA 編解碼

    上傳時間: 2013-05-25

    上傳用戶:sn2080395

  • 基于FPGA與AD9857的四路DVBC調制器的設計.rar

    隨著數字時代的到來,信息化程度的不斷提高,人們相互之間的信息和數據交換日益增加。正交幅度調制器(QAM Modulator)作為一種高頻譜利用率的數字調制方式,在數字電視廣播、固定寬帶無線接入、衛星通信、數字微波傳輸等寬帶通信領域得到了廣泛應用。 近年來,集成電路和數字通信技術飛速發展,FPGA作為集成度高、使用方便、代碼可移植性等優點的通用邏輯開發芯片,在電子設計行業深受歡迎,市場占有率不斷攀升。本文研究基于FPGA與AD9857實現四路QAM調制的全過程。FPGA實現信源處理、信道編碼輸出四路基帶I/Q信號,AD9857實現對四路I/Q信號的調制,輸出中頻信號。本文具體內容總結如下: 1.介紹國內數字電視發展狀況、國內國際的數字電視標準,并詳細介紹國內有線電視的系統組成及QAM調制器的發展過程。 2.研究了QAM調制原理,其中包括信源編碼、TS流標準格式轉換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程,包括能量擴散、RS編碼、數據交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設計,其中包括詳細研究了FPGA與AD9857的電路設計、在allegro下的PCB設計及光繪文件的制作,并做成成品。 4.簡單介紹了FPGA的開發流程。 5.深入研究了基于FPAG代碼開發,其中主要包括I2C接口實現,ASI到SPI的轉換,信道編碼中的TS流包處理、能量擴散、RS編碼、數據交織、星座映射與差分編碼的實現及AD9857的FPGA控制使其實現四路QAM的調制。 6.介紹代碼測試、電路測試及系統指標測試。 最終系統指標測試表明基于FPGA與AD9857的四路DVB-C調制器基本達到了國標的要求。

    標簽: FPGA 9857 DVBC

    上傳時間: 2013-04-24

    上傳用戶:sn2080395

  • 基于H.264編解碼的算法優化研究及FPGA的硬件實現.rar

    H.264/AVC是由ITU和ISO兩大組織聯合組成的JVT共同制定的一項新的視頻壓縮技術標準,在較低帶寬上提供高質量的圖像傳輸是H.264/AVC的應用亮點。在同樣的視覺質量前提下,H.264/AVC比H.263和MPEG-4節約了50%的碼率。但H.264獲得優越性能的代價是計算復雜度的增加,據估計其編碼的計算復雜度大約為H.263的3倍,因此很難應用于實時視頻處理領域。針對這一現狀,業內做了大量的研究工作,力圖降低其計算復雜度和提高運行效率。比如在運動估計方面,國內外在這方面的研究已經很成熟。而針對幀內/幀間預測編碼的研究卻較少。因此研究預測模式的快速算法具有理論意義和應用價值。 本文在詳細研究H.264標準視頻壓縮編碼特點基礎上,分析了H.264幀內編碼, 幀間編碼及變換,量化技術的原理及特點,提出了一種基于局部邊緣方向信息的快速幀內模式判決算法,通過結合SAD的模式選擇方法來減少模式選擇數目。它采用了Sobel梯度算子計算當前塊的邊緣信息,累加當前塊中屬于同一方向像素點的邊緣矢量構造不同模式下的邊緣方向直方圖,以便確定最可能的預測模式。該算法有效降低了編碼器的運算復雜度,在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明:Foreman 圖像序列編碼性能有了提高,其中PSNR平均降低了0.06dB,Bitrate平均降低了19.4%,這大大提高了視頻傳輸的質量。 另外在幀間預測模式選擇算法方面進行了改進研究:按順序對不同類型進行判決,有選擇地去比較可能模式,使得在有效減少需判決的模式數量的同時,結合小塊模式搜索中途停止準則來確定最優模式。仿真表明:改進算法相對與原來算法能夠節省很多的編碼時間(平均下降了49.3%),但帶來的圖像質星的下降(平均下降0.08dB,可以忽略)和碼率較少的增加。 同時在整數DCT變換模塊中,提出了一種快速蝶形算法,使得對4×4點數據做一次變換,只需通過8×8次加法和2×8次移位運算便可完成,與原來12×8次加法和4×8次移位相比,新算法大大降低了運算復雜度。 最后介紹FPGA的特點及設計流程,并實現了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實現的H.264編碼視頻處理模塊設計具備了成本低,周期短,設計方法靈活等優點,具有廣闊的市場應用前景。 仿真表明,通過使用本文提出的幀內/幀間速算法方法可使得H.264編碼速度獲得顯著的提高,使H.264 Baseline編碼器能在PC平臺上實現實時編碼。

    標簽: FPGA 264 編解碼

    上傳時間: 2013-07-18

    上傳用戶:zukfu

  • 基于FPGA的MPEG2TS碼流實時分析與檢測系統.rar

    當前我國正處在從模擬電視系統向數字電視系統的轉型期,數字電視用戶數量激增,其趨勢是在未來的幾年內數字電視將迅速普及。在應用逐漸廣泛的數字電視系統中,監控數字電視服務正成為一種越來越迫切的需要。然而,目前對于數字電視并沒有合適的監測儀器,因此無法及時方便地診斷出現問題的信號以及隔離需要維修的數字化設備。通常只有當電視屏幕上的圖像消失時我們才知道數字信號系統出了問題。幾乎沒有任何線索可以用來找到問題的所在或原因,碼流分析儀器在這種情況下應運而生。目前在數字電視系統的前端,通過監控了解數字視頻廣播(DVB)信號和服務的狀況從而采取措施比通過觀眾的反映而采取措施要主動和及時得多。傳輸流(TS)的測試設備可使技術人員分析碼流的內部情況,它們在決定未來服務質量和客戶滿意度方面將扮演更重要的角色。 本文著重研究了在DVB廣播電視系統中,DVB-ASI信號的解碼、MPEG-2TS的實時檢錯原理和基于現場可編輯門陣列(FPGA)的實現方法。文章首先闡述了數字電視系統的一些基本概念,介紹了MPEG-2/DVB標準、ETR101 290標準、異步串行接口(ASI)。然后介紹了FPGA的基本概念與開發FPGA所使用的軟件工具。最后根據DVB-ASI接收系統的解碼規則與MPEG-2TS碼流的結構提出了一套基于FPGA的MPEG-2TS碼流實時分析與檢測系統設計方案并予以了實現。 在本系統中,FPGA起著核心的作用,主要完成DVB-ASI的解碼、MPEG-2TS碼流檢錯、以及數字電視節目專有信息(PSI)提取等功能。本文實現的系統與傳統的碼流分析儀相比具有集成度較高、易擴展、便于攜帶、穩定性好、性價比高等優點。

    標簽: MPEG2TS FPGA 碼流

    上傳時間: 2013-06-04

    上傳用戶:love1314

  • 基于ARM的915MHz射頻識別讀卡器研究

    射頻識別(RFID,Radio Frequency Identification)是一種利用電磁波雙向傳輸實現自動識別的技術。近年來,射頻識別技術在物流、交通、身份識別等生產生活領域的應用日益擴大。相比于13.56MHz射頻識別系統,915MHz射頻識別系統在識別距離,閱讀速度方面有更大的優勢,是目前射頻識別產品研究的熱點。 本文在理解ISO/IEC18000-6C協議的基礎上,首先研究用于本系統的基本理論,包括射頻識別技術和嵌入式技術,提出一款基于ISO/IEC18000-6C協議的915MHz射頻識別讀卡器的解決方案。在硬件部分,以Intel公司開發的R1000作為射頻收發模塊的核心;選用ATMEL公司的ARM處理器AT91SAM7S256作為控制單元的主控制器,在ARM處理器上運行μC/OS-II嵌入式實時操作系統,采用多任務實現和其他功能模塊的通信。軟件部分為系統移植了μC/OS-II操作系統,使用C與匯編語言的混合編程編寫Bootloader,編寫了各種硬件設備的驅動程序,使用C語言實現了串行通信程序,實現與上位機通信并實現對程序的更新。本文所設計的射頻識別系統具有模塊化設計、高可靠性等特點。實驗表明,這種設計方案能夠達到ISO/IEC18000-6C協議要求。

    標簽: ARM 915 MHz 射頻識別

    上傳時間: 2013-07-18

    上傳用戶:zklh8989

  • 基于ARM的高級數據鏈路控制規程研究

    高級數據鏈路控制規程,是由ISO開發,面向比特的數據鏈路層協議,具有差錯檢測功能強大、高效和同步傳輸的等特點,是通信領域中應用最廣泛的協議之一。隨著大規模電路的集成度和工藝水平不斷提高,ARM處理器上的高級數據鏈路控制器外設,幾乎涵蓋了HDLC規程常用的大部分子集。利用ARM芯片對HDLC通信過程進行控制,將具有成本低廉、靈活性好、便于擴展為操作系統下的應用程序等優點。本文在這一背景下,提出了在ARM下實現鏈路層傳輸的方案,在方案中實現了基于HDLC協議子集的簡單協議。 本文以嵌入式的高速發展為背景,對基于ARM核微處理器的鏈路層通信規程進行研究,闡述了HDLC幀的結構、特點和工作原理,提出了在ARM芯片上實現HDLC規程的兩種方法,同時給出其設計方案、關鍵代碼和調試方法。其中,重點對無操作系統時中斷模式下,以及基于操作系統時ARM芯片上實現HDLC規程的方法進行了探討設計。

    標簽: ARM 高級數據鏈路控制規程

    上傳時間: 2013-08-04

    上傳用戶:時代將軍

主站蜘蛛池模板: 乌兰浩特市| 昭通市| 杨浦区| 固原市| 昌都县| 吉木萨尔县| 祁连县| 石屏县| 荥经县| 雅安市| 伊川县| 蒙阴县| 博罗县| 福清市| 安平县| 团风县| 临汾市| 永昌县| 陇西县| 侯马市| 阿拉善左旗| 藁城市| 南皮县| 灵川县| 米脂县| 乌鲁木齐县| 营口市| 盐山县| 长白| 泸水县| 织金县| 普宁市| 开化县| 宝清县| 庄浪县| 新安县| 溆浦县| 顺昌县| 呼图壁县| 固始县| 巴南区|