PCI System Architecture Fourth Edition Mindshare, INC. Tom Shanley & Don Anderson Addison-Wesley Developer's Press
上傳時間： 2015-12-04
上傳用戶：ldldldld
數據庫的鏈接配置位于common/incfiles/const.inc.php。 $db_host = '127.0.0.1'; //數據庫主機地址 $db_username = 'root'; //用戶名 $db_password = ''; //密碼 $db_database = 'jtbc_database'; //數據庫名稱 數據庫的創建腳本在 _mysql 目錄中。 默認的管理員路徑為http://您的網站地址/admin/，默認的用戶名和密碼都是admin。
上傳時間： 2020-05-20
上傳用戶：hend9
The genesis for this book was my involvement with the development of the SystemView (now SystemVue) simulation program at Elanix, Inc. Over several years of development, technical support, and seminars, several issues kept recur- ring. One common question was, “How do you simulate (such and such)?” The sec- ond set of issues was based on modern communication systems, and why particular developers did what they did. This book is an attempt to gather these issues into a single comprehensive source.
標簽： Communication Simulation Systems
上傳時間： 2020-05-26
上傳用戶：shancjb
The genesis for this book was my involvement with the development of the SystemView (now SystemVue) simulation program at Elanix, Inc. Over several years of development, technical support, and seminars, several issues kept recur- ring. One common question was, “How do you simulate (such and such)?” The sec- ond set of issues was based on modern communication systems, and why particular developers did what they did. This book is an attempt to gather these issues into a single comprehensive source.
標簽： Communication Introduction Systems to
上傳時間： 2020-05-27
上傳用戶：shancjb
數字信號合成技術教程，1999年 Copyright 1999 Analog Devices, Inc.DDS的原理、設計、選型等
標簽： 數字信號合成
上傳時間： 2021-12-22
上傳用戶：
Precision, Low Noise, CMOS, Rail-to-Rail, Input/Output Operational Amplifiers Data Sheet AD8605/AD8606/AD8608The AD8605, AD8606, and AD86081 are single, dual, and quad rail-to-rail input and output, single-supply amplifiers. They feature very low offset voltage, low input voltage and current noise, and wide signal bandwidth. They use the Analog Devices, Inc. patented DigiTrim? trimming technique, which achieves
標簽： 運算放大器
上傳時間： 2022-02-02
上傳用戶：
FPGA開發全攻略(下冊) 如何克服 FPGA I/O 引腳分配挑戰 作者：Brian Jackson 產品營銷經理Xilinx, Inc. brian.jackson@xilinx.com 對于需要在 PCB 板上使用大規模 FPGA 器件的設計人員來說，I/O 引腳分配是必須面對的眾多挑戰之一。 由于眾多原因，許多設計人員發表為大型 FPGA 器件和高級 BGA 封裝確定 I/O 引腳配置或布局方案越來越困難。 但是組合運用多種智能 I/O 規劃工具，能夠使引腳分配過程變得更輕松。 在 PCB 上定義 FPGA 器件的 I/O 引腳布局是一項艱巨的設計挑戰，即可能幫助設計快速完成，也有可能造 成設計失敗。 在此過程中必須平衡 FPGA 和 PCB 兩方面的要求，同時還要并行完成兩者的設計。 如果僅僅針 對 PCB 或 FPGA 進行引腳布局優化，那么可能在另一方面引起設計問題。 為了解引腳分配所引起的后果，需要以可視化形式顯示出 PCB 布局和 FPGA 物理器件引腳，以及內部 FPGA I/O 點和相關資源。 不幸的是，到今天為止還沒有單個工具或方法能夠同時滿足所有這些協同設計需求。 然而，可以結合不同的技術和策略來優化引腳規劃流程并積極采用 Xilinx? PinAhead 技術等新協同設計工 具來發展出一套有效的引腳分配和布局方法。 賽靈思公司在 ISE? 軟件設計套件 10.1 版中包含了 PinAhead。 賽靈思公司開發了一種規則驅動的方法。首先根據 PCB 和 FPGA 設計要求定義一套初始引腳布局，這樣利 用與最終版本非常接近的引腳布局設計小組就可以盡可能早地開始各自的設計流程。 如果在設計流程的后期由 于 PCB 布線或內部 FPGA 性能問題而需要進行調整，在采用這一方法晨這些問題通常也已經局部化了，只需要 在 PCB 或 FPGA 設計中進行很小的設計修改。
標簽： FPGA開發全攻略
上傳時間： 2022-03-28
上傳用戶：默默
Lwip協議棧的實現目的，無非是要上層用來實現app的socket編程。好，我們就從socket開始。為了兼容性，lwip的socket應該也是提供標準的socket接口函數，恩，沒錯，在src\inc lude\lwip\socket.h文件中可以看到下面的宏定義：#if LWIP COMPAT SOCKETS#define accept（a，b，c）Iwip accept（a，b，c）#define bind（a，b，c）Iwip bind（a，b，c）#define shutdown（a，b）Iwip shutdown（a，b）#define closesocket（s）Iwip close（s）好，這個結構先不管它，接著看下get socket函數的實現【也是在src\api\socket.c文件中】，在這里我們看到這樣一條語句sock =&sockets[s]；很明顯，返回值也是這個sock它是根據傳進來的序列號在sockets數組中找到對應的元素并返回該元素的地址。好了，那么這個sockets數組是在哪里被賦值了這些元素的呢？進行到這里似乎應該從標準的socket編程的開始，也就是socket函數講起，那我們就順便看一下。它對應的實際實現是下面這個函數Int Iwip socket（int domain，int type，int protocol）【src\api\socket.c】這個函數根據不同的協議類型，也就是函數中的type參數，創建了一個netconn結構體的指針，接著就是用這個指針作為參數調用了alloc socket函數，下面具體看下這個函數的實現
上傳時間： 2022-06-19
上傳用戶：aben
說明：Microchip Technology Inc.采用存儲容量為1 Kb至1Mb的低電壓串行電可擦除PROM（Electrically Erasable PROM，EEPROM），支持兼容串行外設接口（Serial Peripheral Interface，SPI）的串行總線架構，該系列器件支持字節級和頁級功能，存儲容量為512 Kb和1Mb的器件還通常與基于閃存的產品結合使用，具有扇區和芯片擦除功能。所需的總線信號為時鐘輸入（SCK）線、獨立的數據輸入（S1）線和數據輸出（SO）線。通過片選（CS）輸入信號控制對器件的訪問。可通過保持引腳（HOLD）暫停與器件的通信。器件被暫停后，除片選信號外的所有輸入信號的變化都將被忽略，允許主機響應優先級更高的中斷。整個SPI兼容系列器件都具有標準的8引腳PDIP和SOIC封裝，以及更高級的封裝，如8引腳TSSOP，MSOP.2x3DFN，5x6 DFN和6引腳SOT-23封裝形式。所有封裝均為符合RoHS標準的無鉛（霧錫）封裝。引腳圖（未按比例繪制）
上傳時間： 2022-06-20
上傳用戶：fliang
說明：原文（英語）來自Freescale Semiconductor，Inc.的應用文檔，作者，T.C.Lun，Applications Engineering，Microcontroller Division，Hong Kong.文檔分為下列幾個部分：PART 1 觀EMC PART 2器件的選擇及電路的設計PART 3印刷電路板layout技術附錄A EMC術語表附錄B 抗干擾測量標準第一部分 EMI和EMC縱覽：在現代電子設計中EMI是一個主要的問題。為抗干擾，設計者嬰么除掉干擾源，要么保護受影響的電路，最終的目的都是為了達到電磁兼容的目的僅僅達到電磁兼容也許還不夠。雖然電路工作在板級，但它有可能對系統的共他部件輻射噪音、干擾，從而引起系統級的問題。此外，系統毅或者設備級的EMC不得不滿足某些輻射標準，以便不影響其他設備。許多發達國家在電子產品上有非常嚴格的EMC標準。為了達到這些要求，設計者必須考慮從板極開始的EMI抑制。一個簡單的EMI模型包含三個元素，如圖1所示：1.EMI源2.耦合路徑3.感應體
上傳時間： 2022-06-20
上傳用戶：
