《微波射頻電路設計與仿真100例》以微波仿真設計EDA軟件ADS、HFSS等為基礎，結合工程設計實踐，例舉了100個射頻電路設計實例。從工程設計仿真實踐角度出發，覆蓋了射頻有源器件設計、無源器件設計、射頻收發信機設計等主要方向，書中實例豐富翔實，并且在例舉的實例中詳細介紹了設計仿真全過程。通過《微波射頻電路設計與仿真100例》讀者可以學習到射頻電路的常見器件及其設計仿真方法，以及工程設計思路和技巧。
上傳時間： 2013-10-14
上傳用戶：lmq0059
從開始進入射頻行業到現在，一路走過來，磕磕碰碰的經歷好多，但是收獲也很多。從最基本的四分之一的波長匹配是否存在反射，到現在寬帶的巴倫如何匹配。真的，很不容易，第一次翻看射頻電路設計——理論與應用，百分之80都看不懂，不懂的地方都被我折起來，做了標記，然后繼續埋頭往下看，看完第一遍，發現有一半多的頁碼都被我折起來了。沒辦法，看不懂，只能先放在那，然后繼續邊工作，邊收集一些關于看不懂的地方的PDF資料，慢慢的過了一段時間，當我第二次翻看的時候，我發現有些問題我可以看的懂了，比如原來想的四分之一的波長匹配是否存在反射問題，第二次我就可以回答了：原來利用多次反射觀念，四分之一波長的反射的疊加是可以互相抵消的，也就是總體是完全匹配的。當我看完第二次的時候，真的，很多問題都可以自己一個人解釋了，于是有了后來的第三遍，第四遍……覺得射頻好神奇，興趣是最好的啟蒙老師。在模擬信號的時候，信號直接遇到地就導到地了，可是在射頻的領域里，射頻信號遇到地，卻被完全反射回來了真的，好神奇。求知欲帶我慢慢的在射頻這個世界里面一點一點的探索著……
標簽： ADS
上傳時間： 2013-10-08
上傳用戶：Bert520
主要介紹了高效率E類射頻功率振蕩器的原理和設計方法，通過電路等效變換，E類射頻功率振蕩器最終轉換成與E類放大器相同的結構，MOS管工作在軟開關狀態，漏極高電壓、大電流不會同時交疊，大大降低了功率損耗，在同等工作條件下，能夠獲得與E類放大器相似的高效率。文中以ARF461型LDMOS做為功率器件，結合E類射頻振蕩器在等離子體源中的應用，給出了的設計實例。ADS仿真結果表明，在13.56MHz的工作頻率下，振蕩器輸出功率46W，效率為92%，符合設計預期。
上傳時間： 2014-02-10
上傳用戶：yczrl
LTE基站誤碼率測試是基站射頻測試中最為關鍵的測試項目之一，提出一種快速、高效的測試方法和測試架構。該方案采用基站射頻板作為數據采集卡、完成上行鏈路的解調和模擬信號轉換成I/Q數據功能，利用ADS、MATLAB搭建上行信道的同步、解碼功能。測試表明該方案的測試精度達到 0.2dB，完全滿足研發和生產中測試上行相關射頻指標的功能需求， 同時本設計還具有開發周期短、投資成本低，操作簡便、很強的跨系統移植能力。
上傳時間： 2013-11-17
上傳用戶：xhwst
選用噪聲系數較低的Agilent E-PHEMT ATF-54143晶體管,采用集總元件網絡匹配方法,設計實現了一種GPS接收機前端低噪聲放大器。通過運用Agilent公司的微波軟件ADS進行設計、仿真和優化,在PTFE基板上制作實現了該放大器。
上傳時間： 2013-10-09
上傳用戶：x4587
ADS – Advanced Design System，由美國Agilent 公司推出的微波電路和通信系統仿真軟件，是當今業界最流行的微波射頻電路、通信系統、RFIC 設計軟件.
上傳時間： 2013-10-19
上傳用戶：維子哥哥
針對UHF讀寫器設計中，在符合EPC Gen2標準的情況下，對標簽返回的高速數據進行正確解碼以達到正確讀取標簽的要求，提出了一種新的在ARM平臺下采用邊沿捕獲統計定時器數判斷數據的方法，并對FM0編碼進行解碼。與傳統的使用定時器定時采樣高低電平的FM0解碼方法相比，該解碼方法可以減少定時器定時誤差累積的影響；可以將捕獲定時器數中斷與數據判斷解碼相對分隔開，使得中斷對解碼影響很小，實現捕獲與解碼的同步。通過實驗表明，這種方法提高了解碼的效率，在160 Kb/s的接收速度下，讀取一張標簽的時間約為30次/s。 Abstract: Aiming at the requirement of receiving correctly decoded data from the tag under high-speed communication which complied with EPC Gen2 standard in the design of UHF interrogator， the article introduced a new technology for FM0 decoding which counted the timer counter to judge data by using the edge interval of signal capture based on the ARM7 platform. Compared with the traditional FM0 decoding method which used the timer timed to sample the high and low level， the method could reduce the accumulation of timing error and could relatively separate capture timer interrupt and the data judgment for decoding， so that the disruption effect on the decoding was small and realizd synchronization of capture and decoding. Testing result shows that the method improves the efficiency of decoding， at 160 Kb/s receiving speed， the time of the interrogator to read a tag is about 30 times/s.
上傳時間： 2013-11-10
上傳用戶：liufei
This example shows how to update at regulate period the WWDG counter using theEarly Wakeup interrupt (EWI). The WWDG timeout is set to 262ms, refresh window set to 41h and the EWI isenabled. When the WWDG counter reaches 40h the EWI is generated and in the WWDGISR the counter is refreshed to prevent a WWDG reset and led connected to PC.07is toggled.The EXTI line9 is connected to PB.09 pin and configured to generate an interrupton falling edge.In the NVIC, EXTI line9 to 5 interrupt vector is enabled with priority equal to 0and the WWDG interrupt vector is enabled with priority equal to 1 (EXTI IT > WWDG IT). The EXTI Line9 will be used to simulate a software failure: once the EXTI line9event occurs (by pressing Key push-button on EVAL board) the correspondent interruptis served, in the ISR the led connected to PC.07 is turned off and the EXTI line9pending bit is not cleared. So the CPU will execute indefinitely EXTI line9 ISR andthe WWDG ISR will never be entered(WWDG counter not updated). As result, when theWWDG counter falls to 3Fh the WWDG reset occurs.If the EXTI line9 event don抰 occurs the WWDG counter is indefinitely refreshed inthe WWDG ISR which prevent from WWDG reset. If the WWDG reset is generated, after resuming from reset a led connected to PC.06is turned on. In this example the system is clocked by the HSE(8MHz).
上傳時間： 2013-11-11
上傳用戶：gundamwzc
#include <reg51.h>#include <main.h>#include <interrupt.h> cs5460a應用電路(含源程序)bit code table_odd_even_bit[16]={0,1,1,0,1,0,0,1,1,0,0,1,0,1,1,0}; extern uchar rs485_timeout,pointer_buf485;extern uchar rs485_buf[MAX_485_LEN];extern uchar idata spi_buf[MAX_SPI_LEN];extern uchar pointer_send,send_len; extern uchar count_1s;//extern uint count_2min;extern uint count_10s;extern uchar oper_len,send_offset,chk_sum,send_i;extern bit flag_send_data,flag_level,flag_drdy,flag_data_ok;
上傳時間： 2014-01-24
上傳用戶：heart_2007
ARM通訊 H-JTAG 是一款簡單易用的的調試代理軟件，功能和流行的MULTI-ICE 類似。H-JTAG 包括兩個工具軟件：H-JTAG SERVER 和H-FLASHER。其中，H-JTAG SERVER 實現調試代理的功能，而H-FLASHER則實現了FLASH 燒寫的功能。H-JTAG 的基本結構如下圖1-1所示。 H-JTAG支持所有基于ARM7 和ARM9的芯片的調試，并且支持大多數主流的ARM調試軟件，如ADS、RVDS、IAR 和KEIL。通過靈活的接口配置，H-JTAG 可以支持WIGGLER，SDT-JTAG 和用戶自定義的各種JTAG 調試小板。同時，附帶的H-FLASHER 燒寫軟件還支持常用片內片外FLASH 的燒寫。使用H-JTAG，用戶能夠方便的搭建一個簡單易用的ARM 調試開發平臺。H-JTAG 的功能和特定總結如下： 1. 支持 RDI 1.5.0 以及 1.5.1； 2. 支持所有ARM7 以及 ARM9 芯片； 3. 支持 THUMB 以及ARM 指令； 4. 支持 LITTLE-ENDIAN 以及 BIG-ENDIAN； 5. 支持 SEMIHOSTING； 6. 支持 WIGGLER， SDT-JTAG和用戶自定義JTAG調試板； 7. 支持 WINDOWS 9.X/NT/2000/XP； 8．支持常用FLASH 芯片的編程燒寫； 9. 支持LPC2000 和AT91SAM 片內FLASH 的自動下載；
上傳時間： 2014-12-01
上傳用戶：Miyuki
