uc/os-ii 2.52的源代碼中文註釋版本.PDF格式,最後還介紹了在BC4.5編譯環(huán)境下成功編譯了UC/OS-II系統(tǒng),是學(xué)習(xí)UC/OS-II一份不錯的參考資料.
上傳時間： 2017-05-05
上傳用戶：GavinNeko
針對一級非線性倒力擺的模糊監(jiān)督控制應(yīng)用在系統(tǒng)含有不確定性
標簽： 模糊 控制應(yīng)用 系統(tǒng)
上傳時間： 2013-12-23
上傳用戶：yt1993410
鍵盤位序更改程序請認真閱讀您的文件包然后寫出其具體功能(至少要20個字)。盡量不要讓站長把時間都花費在為您修正說明上。壓縮包解壓時不能有密碼。
上傳時間： 2017-08-09
上傳用戶：稀世之寶039
本書在高階技術(shù)(尤涉作業(yè)系統(tǒng)核心)方面居崇高位,不少名書也常推薦此書以補不足。本書基本以作業(yè)系統(tǒng)觀念為主，輔以範例驗證之。讀者群設(shè)定在具備32位元Windows程式經(jīng)驗者。"Richter在實作技巧是位高手。諸君，試安裝本書所附光碟片你就知道了，我只能用華麗兩字來形容。"
上傳時間： 2014-01-25
上傳用戶：zjf3110
本書在高階技術(shù)(尤涉作業(yè)系統(tǒng)核心)方面居崇高位,不少名書也常推薦此書以補不足。本書基本以作業(yè)系統(tǒng)觀念為主，輔以範例驗證之。讀者群設(shè)定在具備32位元Windows程式經(jīng)驗者。"Richter在實作技巧是位高手。諸君，試安裝本書所附光碟片你就知道了，我只能用華麗兩字來形容。"引自臺灣候杰先生語。
上傳時間： 2014-12-03
上傳用戶：agent
此版本為V1.0 具有版主公告 破壞性語法不得留言 留言時可選擇悄悄話功能 版主帳號支援中文不需使用英文帳號 隱藏留言者的IP 線上編輯CSS系統(tǒng) 線上編輯版主公告 線上編輯留言版設(shè)定不需要在更改CGI本身系統(tǒng) 使用超連結(jié)http mail 自動轉(zhuǎn)成連結(jié)不需在使用語法 大致上的功能因該有的都有，如不夠的話可以自行增加!
上傳時間： 2016-03-04
上傳用戶：15071087253
實習(xí)目的 本實驗將練習(xí)如何運用 DSP EVM 產(chǎn)生弦波。使學(xué)生能夠加深瞭解 TMS320C6701 EVM 發(fā)展系統(tǒng)的基本操作，及一些周邊的運作。 藉由產(chǎn)生弦波的實驗，學(xué)習(xí)如何使用硬體及軟體。在軟體部份，使 用 Code Composer Studio（CCS） ，包含 C 編輯器、連接器（linker）和 TI 所提供的C源始碼偵錯器（debugger） 。在硬體部份包括TMS320C67 的 浮點 DSP 和在 EVM 板子上的類比晶片。
上傳時間： 2016-05-05
上傳用戶：sclyutian
windows核心編程chm附源代碼 本書在高階技術(shù)(尤涉作業(yè)系統(tǒng)核心)方面居崇高位,不少名書也常推薦此書以補不足。本書基本以作業(yè)系統(tǒng)觀念為主，輔以範例驗證之。讀者群設(shè)定在具備32位元Windows程式經(jīng)驗者。"Richter在實作技巧是位高手。諸君，試安裝本書所附光碟片你就知道了，我只能用華麗兩字來形容。"引自臺灣候杰先生語。
上傳時間： 2014-07-06
上傳用戶：水口鴻勝電器
本書在高階技術(shù)(尤涉作業(yè)系統(tǒng)核心)方面居崇高位,不少名書也常推薦此書以補不足。本書基本以作業(yè)系統(tǒng)觀念為主，輔以範例驗證之。讀者群設(shè)定在具備32位元Windows程式經(jīng)驗者。
上傳時間： 2017-04-02
上傳用戶：xaijhqx
作為嵌入式系統(tǒng)核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個SOC的性能。 與國際先進技術(shù)相比，我國在這一領(lǐng)域的研究和開發(fā)工作還相當落后，這直接影響到我國信息產(chǎn)業(yè)的發(fā)展。本著趕超國外先進技術(shù)，填補我國在該領(lǐng)域的空白以擺脫受制于國外的目的，我國很多科研單位和公司進行了自己的努力和嘗試。經(jīng)過幾年的探索，已經(jīng)有多種自主知識產(chǎn)權(quán)的處理器芯片完成了設(shè)計驗證并逐漸進入市場化階段。我國已結(jié)束無“芯”的歷史，并向設(shè)計出更高性能處理器的目標邁進。 艾科創(chuàng)新微電子公司的VEGA處理器，是公司憑借自己的技術(shù)力量和科研水平設(shè)計出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構(gòu)架，采用五級流水線的設(shè)計，并且使用了高性能處理器所廣泛采用的虛擬內(nèi)存管理技術(shù)。設(shè)計過程中采用自上而下的方法，根據(jù)其功能將其劃分為取指、譯碼、算術(shù)邏輯運算、內(nèi)存管理、流水線控制和cache控制等幾個功能塊，使得我們在設(shè)計中能夠按照其功能和時序要求進行。 本文的首先介紹了MIPS微處理器的特點，通過對MIPS指令集和其五級流水線結(jié)構(gòu)的介紹使得對VEGA的設(shè)計有了一個直觀的認識。在此基礎(chǔ)上提出了VEGA的結(jié)構(gòu)劃分以及主要模塊的功能。作為采用虛擬內(nèi)存管理技術(shù)的處理器，文章的主要部分介紹了VEGA的虛擬內(nèi)存管理技術(shù)，將VEGA的內(nèi)存管理單元(MMU)尤其是內(nèi)部兩個翻譯后援緩沖(TLB)的設(shè)計作為重點給出了流水線處理器設(shè)計的方法。結(jié)束總體設(shè)計并完成仿真后，并不能代表設(shè)計的正確性，它還需要我們在實際的硬件平臺上進行驗證。作為論文的又一重點內(nèi)容，介紹了我們在VEGA驗證過程中使用到的FPGA的主要配置單元，F(xiàn)PGA的設(shè)計流程。VEGA的FPGA平臺是一完整的計算機系統(tǒng)，我們利用在線調(diào)試軟件XilinxChipscope對其進行了在線調(diào)試，修正其錯誤。 經(jīng)過模塊設(shè)計到最后的FPGA驗證，VEGA完成了其邏輯設(shè)計，經(jīng)過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達到120MHz的工作頻率，可在其平臺上運行Windows-CE和Linux嵌入式操作系統(tǒng)，達到了預(yù)計的設(shè)計要求。
上傳時間： 2013-07-07
上傳用戶：標點符號
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
