·Verilog HDL: A Guide to Digital Design and
標(biāo)簽： nbsp Verilog Digital Design
上傳時(shí)間： 2013-04-24
上傳用戶：誰偷了我的麥兜
·從應(yīng)用角度介紹了具有11 個輸入端的12 位A/ D 轉(zhuǎn)換器TLC2543 的結(jié)構(gòu)與編程要點(diǎn),探討了TLC2543 與51 系列單片機(jī)的接口方法,用軟件合成SPI 操作,給出了接口電路與A/ D 采集程序設(shè)計(jì)實(shí)例,并對實(shí)際應(yīng)用時(shí)應(yīng)注意的問題進(jìn)行了探討。
標(biāo)簽： 2543 TLC 轉(zhuǎn)換器 51系列
上傳用戶：juyuantwo
·Verilog HDL Synthesis, A Practical Primer
標(biāo)簽： nbsp Synthesis Practical Verilog
上傳用戶：muhongqing
資料->【E】光盤論文->【E5】英文書籍->A SystemC-Primer.pdf
標(biāo)簽： SystemC-Primer
上傳用戶：1583060504
資料->【E】光盤論文->【E1】斯坦福博士論文->02 calgary PhD A Java-Based Wireless Framework for Location-Based Services Applications.pdf
標(biāo)簽： Location-Based Applications Java-Based Framework
上傳時(shí)間： 2013-07-02
上傳用戶：亞亞娟娟123
MSP430定時(shí)器A測量脈沖寬度 附加程序和注釋詳解
標(biāo)簽： MSP 430 定時(shí)器 測量
上傳時(shí)間： 2013-06-26
上傳用戶：372825274
使用VHDL語言編寫的A/D轉(zhuǎn)換程序，可在FPGA平臺使用
標(biāo)簽： VHDL 語言 編寫 程序
上傳時(shí)間： 2013-08-06
上傳用戶：杏簾在望
This is a document for CYCLONE Develop Kits type LJ-FN300 FPGANIOS. Wish this would help you to find what kits can be select to use.
標(biāo)簽： FPGANIOS document CYCLONE Develop
上傳時(shí)間： 2013-08-16
上傳用戶：563686540
This brief introduce a kind of the framework construction to materialize the system. And an example was given with the discussion on the performence.
標(biāo)簽： construction materialize introduce framework
上傳時(shí)間： 2013-08-17
上傳用戶：ysystc699
this is a sample about usb out transmission,it s default installation is D:\\RedLogic\\RCII_samples, and the software environment is quatrusII 5.0,it is usefull for studying hardware and usb.
標(biāo)簽： transmission sample about this
上傳時(shí)間： 2013-08-24
上傳用戶：座山雕牛逼
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
