MIMO(Multiple-Input Multiple-Out-put)系統是一項運用于802.11n的核心技術。本篇文章全面介紹了MIMO系統多天線技術。
上傳時間： 2013-05-23
上傳用戶：LSPSL
·詳細說明：AAC編解碼源碼，Advanced Audio (AAC) Decoder including SBR decoding，（mp3已經過時了，這是包含SBR的最新AAC編解碼算法）-AAC encode/decode source . Advanced Audio (AAC) Decoder including SBR decoding. Mp3 was out. This packag
上傳時間： 2013-08-01
上傳用戶：litianchu
·基本信息Practical Antenna Handbook, 4th EditionbyJoseph J.Carr作者 Jeseph J. Carr 美國國防部航空電子(avionics)資深工程師one of the worlds leading and prolific writer and working scientist on electronics and radio, and an
標簽： nbsp Practical Handbook Antenna
上傳時間： 2013-04-24
上傳用戶：yare
·詳細說明：基于DM642的JPEG圖象編解碼的網絡傳輸程序文件列表: jpeg_network ............\bin ............\...\jpeg_network.out ............\driver_test.cmd ............\include .........
上傳時間： 2013-06-07
上傳用戶：
Protel99se鼠標增強軟件2.0: 2.0版本改名為“Protel99se鼠標增強軟件”，是因為使用普通三鍵鼠標也可實現 放大和縮小功能。 1.0版本功能：(軟件名稱：“Protel99se增加鼠標滾輪放大縮小功能”) 向上滾動滾輪 --> Zoom In 放大（PageUp鍵） 向下滾動滾輪 --> Zoom Out 縮小（PageDown鍵） 單擊中鍵 --> Zoom Pan 移動屏幕 (Home鍵) 2.0版本新增功能： 1.在手動布局時，按鼠標左鍵移動元件時，再點擊右鍵，可旋轉元件。（非常好用的功能） 2.增加鼠標中鍵手形功能，按住中鍵，移動鼠標，放開中鍵，為一個手形功能。 按中鍵向左移動 --> 在畫線時退回上一步（退格鍵） 按中鍵向右移動 --> 刪除有焦點的對象（Delete鍵） 按中鍵向上移動 --> 放置元件時，進入修改元件屬性 （Tab鍵） 按中鍵向下移動 --> 放置元件時，用于旋轉元件（空格鍵） 按中鍵向左上移動 --> Zoom Out 縮小（PageDown鍵） 按中鍵向右下移動 --> Zoom In 放大（PageUp鍵） 按中鍵向右上移動 --> Clear 刪除所有選擇的對象（Ctrl+Delete鍵） 按中鍵向左下移動 --> Fit All Objects 顯示所有元件（Ctrl+PageDown鍵） 3.在PCB、SCH、PCBLib、SCHLib四個編輯器中都能實現本軟件的所有功能。
上傳時間： 2013-07-02
上傳用戶：電子世界
VHDL source codes of the FPGA64, a fpga implementation of the C64 computer. Version for the c-one fpga board.
上傳時間： 2013-08-05
上傳用戶：wwwe
本文簡單討論并總結了VHDL、Verilog，System verilog 這三中語言的各自特點和區別As the number of enhancements to variousHardware Description Languages (HDLs) hasincreased over the past year, so too has the complexityof determining which language is best fora particular design. Many designers and organizationsare contemplating whether they shouldswitch from one HDL to another.
標簽： Verilog verilog System VHDL
上傳時間： 2013-10-16
上傳用戶：牛布牛
One of the most misunderstood constructs in the Verilog language is the nonblockingassignment. Even very experienced Verilog designers do not fully understand how nonblockingassignments are scheduled in an IEEE compliant Verilog simulator and do not understand whenand why nonblocking assignments should be used. This paper details how Verilog blocking andnonblocking assignments are scheduled, gives important coding guidelines to infer correctsynthesizable logic and details coding styles to avoid Verilog simulation race conditions
上傳時間： 2013-10-17
上傳用戶：tb_6877751
Abstract: Many digital devices incorporate analog circuits. For instance, microprocessors, applicationspecificintegrated circuits (ASICs), and field-programmable gate arrays (FPGAs) may have internalvoltage references, analog-to-digital converters (ADCs) or digital-to-analog converters (DACs). However,there are challenges when you integrate more analog onto a digital design. As with all things in life, inelectronics we must always trade one parameter for another, with the application dictating the propertrade-off of analog function. In this application note, we examine how the demand for economy of spaceand cost pushes analog circuits onto digital substrates, and what design challenges emerge.
上傳時間： 2013-11-17
上傳用戶：菁菁聆聽
555 定時器是一種模擬和數字功能相結合的中規模集成器件。一般用雙極性工藝制作的稱為 555，用 CMOS 工藝制作的稱為 7555，除單定時器外，還有對應的雙定時器 556/7556。555 定時器的電源電壓范圍寬，可在 4.5V~16V 工作，7555 可在 3~18V 工作，輸出驅動電流約為 200mA，因而其輸出可與 TTL、CMOS 或者模擬電路電平兼容。 555 定時器成本低，性能可靠，只需要外接幾個電阻、電容，就可以實現多諧振蕩器、單穩態觸發器及施密特觸發器等脈沖產生與變換電路。它也常作為定時器廣泛應用于儀器儀表、家用電器、電子測量及自動控制等方面。555 定時器的內部包括兩個電壓比較器，三個等值串聯電阻，一個 RS 觸發器，一個放電管 T 及功率輸出級。它提供兩個基準電壓VCC /3 和 2VCC /3 555 定時器的功能主要由兩個比較器決定。兩個比較器的輸出電壓控制 RS 觸發器和放電管的狀態。在電源與地之間加上電壓，當 5 腳懸空時，則電壓比較器 A1 的反相輸入端的電壓為 2VCC /3，A2 的同相輸入端的電壓為VCC /3。若觸發輸入端 TR 的電壓小于VCC /3，則比較器 A2 的輸出為 1，可使 RS 觸發器置 1，使輸出端 OUT=1。如果閾值輸入端 TH 的電壓大于 2VCC/3，同時 TR 端的電壓大于VCC /3，則 A1 的輸出為 1，A2 的輸出為 0，可將 RS 觸發器置 0，使輸出為 0 電平。
上傳時間： 2013-10-15
上傳用戶：PresidentHuang
