MAx+plus II編譯的模30加法計數器，簡單的與非門組成！
標簽： plus MAx 編譯 模
上傳時間： 2016-11-14
上傳用戶：hopy
參照MAx的struts2教程，編寫的例子，是網上比較流行的教程
標簽： struts2 MAx 教程
上傳時間： 2016-11-21
上傳用戶：diets
MAx+PLUSⅡ的學習應用教程,適用于基本的VHDL開發
標簽： PLUS VHDL MAx 應用教程
上傳時間： 2016-11-27
上傳用戶：l254587896
這是在MAx+plusII環境下編譯的雙端口存儲器模擬實驗
標簽： plusII MAx 環境 下編譯
上傳時間： 2016-12-10
上傳用戶：z1191176801
這是在MAx+plusII環境下編譯的存儲器部件模擬實驗
上傳用戶：zhuoying119
this MAx 7000 Programmable Logic reference book,in this book,you can learn how to usr the MAx7000 Family s CPLD
標簽： this 7000 book Programmable
上傳時間： 2016-12-13
上傳用戶：cmc_68289287
3-8譯碼器的仿真實驗。本實驗選用的仿真開發軟件是MAx+plus II Version 9.3，原理圖源文件保存在MyProject目錄中，為138decoder.gdf，另有我寫的實驗報告，呵呵，適合仿真入門
標簽： Version plus MAx 9.3
上傳時間： 2016-12-14
上傳用戶：米卡
銀行家算法可以避免死鎖。算法結構 n : 系統中進程個數 m :系統中的資源類數 1）available(m):現有資源向量 2） MAx（n,m）:資源最大申請量 3)allocation(n,m)：資源分配矩陣 4）need（n,m）:進程以后還需要的資源矩陣 5）request(n,m)：進程申請資源矩陣
標簽： available allocat 資源 MAx
上傳時間： 2013-12-30
上傳用戶：李夢晗
MAx+PLUSII軟件是一個功能強大，容易使用的軟件包，它可以以圖 形方式、文字輸入方式（AHDL、VHDL和VERILOG）和波形方式輸入設計文 件，可以編譯并形成各種能夠下裝到EPROM和各種ALTERA器件的文件，還可 以進行仿真以檢驗設計的準確性，下面舉例說明該軟件的使用
標簽： PLUSII MAx 軟件
上傳時間： 2013-12-05
上傳用戶：haoxiyizhong
動態規劃算法：MAx-Min Tree Paritioning
標簽： Paritioning MAx-Min Tree 動態規劃
蟲蟲下載站版權所有 京ICP備2021023401號-1
