日立SH-2 CPU核的VERLOG源碼，可在ISE6上綜合，有說明文檔
標(biāo)簽： VERLOG CPU SH 日立
上傳時間： 2015-03-17
上傳用戶：開懷常笑
ALTERA的FPGA的IP核的源代碼,為使用ALTERA的FPGA的相關(guān)設(shè)計提供參考.
標(biāo)簽： ALTERA FPGA IP核 源代碼
上傳時間： 2015-04-18
上傳用戶：ruan2570406
基于nios軟核處理器的FPGA嵌入式片上系統(tǒng)中的mp3算法
標(biāo)簽： nios FPGA mp3 軟核處理器
上傳時間： 2013-12-01
上傳用戶：shanml
FPGA內(nèi)NIOSII核的并口，串口的初始化及其開發(fā)
標(biāo)簽： NIOSII FPGA 并口
上傳時間： 2014-07-02
上傳用戶：huangld
關(guān)于FPGA的一些常識及含IP核的VHDL設(shè)計源代碼。
標(biāo)簽： FPGA VHDL 常識 IP核
上傳時間： 2013-12-11
上傳用戶：xmsmh
這是用pci-wishbone核和16450串口核在xilinx的fpga上實現(xiàn)的串口程序，用verilog實現(xiàn)，ise7.1，不知道這里可不可以上傳硬件的程序~
標(biāo)簽： pci-wishbone xilinx 16450 fpga
上傳時間： 2015-09-19
上傳用戶：風(fēng)之驕子
HAMMING CODE在偵錯及更正的原理實現(xiàn)，達(dá)到較快速的結(jié)果，浪費資源較少
標(biāo)簽： HAMMING CODE 正
上傳時間： 2015-12-05
上傳用戶：teddysha
基于CPLD/FPGA的SPI控制的IP核的實現(xiàn)spi_master
標(biāo)簽： spi_master CPLD FPGA SPI
上傳時間： 2016-06-20
上傳用戶：sxdtlqqjl
用NiosII軟核配置FPGA的C語言源程序，比較經(jīng)典，我用一年了，時序不需更改
標(biāo)簽： NiosII FPGA C語言 軟核
上傳時間： 2014-01-06
上傳用戶：225588
介紹了一種基于軟件無線電思想的頻分多址中頻數(shù)字化接收機(jī)系統(tǒng)設(shè)計方案。它采用Altera公司的FPGA構(gòu)成核 心單元,通過不同的軟件配置實現(xiàn)對三路頻分多址信號的解調(diào)。
標(biāo)簽： Altera FPGA 分 多址
上傳時間： 2016-10-11
上傳用戶：cmc_68289287
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
