SmaRTclock Silicon labs Real Time Clock 實現(xiàn)
標(biāo)簽： SmaRTclock Silicon Clock Real
上傳時間： 2013-12-20
上傳用戶：silenthink
使用Silicon Labs C8051f300 實現(xiàn)PWM
標(biāo)簽： C8051f300 Silicon Labs PWM
上傳時間： 2016-03-03
上傳用戶：qq1604324866
數(shù)字示波器的FPGA實現(xiàn) VHDL編寫 Quartus7.1測試通過
標(biāo)簽： Quartus FPGA VHDL 7.1
上傳時間： 2013-11-28
上傳用戶：LIKE
vga的fpga實現(xiàn)，包括各種分辨率，多圖層顯示等功能
標(biāo)簽： fpga vga
上傳時間： 2014-12-08
上傳用戶：笨小孩
CDMA數(shù)字基帶收發(fā)系統(tǒng)發(fā)送部分的FPGA設(shè)計與仿真
標(biāo)簽： CDMA FPGA 數(shù)字基帶 收發(fā)系統(tǒng)
上傳時間： 2016-03-09
上傳用戶：a3318966
總線控制器 altera提供的FPGA源代碼，實用
標(biāo)簽： altera FPGA 總線控制器 源代碼
上傳時間： 2014-11-29
上傳用戶：love1314
BIST 電路IP核的VHDL語言源代碼，需要的開發(fā)環(huán)境是QUARTUS II 6.0。
標(biāo)簽： BIST VHDL 電路 IP核
上傳時間： 2013-12-15
上傳用戶：lizhizheng88
SoC-Wishbone System IP核的VHDL語言源代碼，需要的開發(fā)環(huán)境是QUARTUS II 6.0。
標(biāo)簽： SoC-Wishbone System VHDL IP核
上傳時間： 2014-01-13
上傳用戶：集美慧
ARM7系統(tǒng)IP核的VHDL語言源代碼，需要的開發(fā)環(huán)境是QUARTUS II 6.0。
標(biāo)簽： ARM7 VHDL IP核
上傳時間： 2016-03-14
上傳用戶：偷心的海盜
鍵盤控制電路IP核的VHDL語言源代碼，需要的開發(fā)環(huán)境是QUARTUS II 6.0。
標(biāo)簽： VHDL 鍵盤控制 電路 IP核
上傳時間： 2014-01-02
上傳用戶：450976175
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
