MIL-STD一1553B是一種集中控制式、時分指令/響應型多路串行數據總線標\r\n準，具有高可靠性和靈活性，已經成為現代航空機載系統設備互聯的最有效的解\r\n決方案，廣泛的應用于飛機、艦船、坦克等武器平臺上，并且越來越多的應用到\r\n民用領域。完成1553B總線數據傳輸功能的關鍵部件是總線接口芯片11][41。\r\n在對M幾STD一1553B數據總線協議進行研究后，參考國外一些芯片的功能結\r\n構，結合EDA技術，本論文提出了基于FPGA的1553B總線接口芯片的設計方案。\r\n在介紹了總線
上傳時間： 2013-08-26
上傳用戶：manlian
介紹了美軍標MIL-STD-188-110C定義的短波波形，闡述了Turbo均衡原理并詳細介紹了基于MMSE的線性Turbo均衡算法，對MIL-STD-188-110C中定義的波形5在12 kHz和24 kHz帶寬的情況下應用Turbo均衡進行仿真，驗證Turbo均衡技術在寬帶短波波形中的應用效果。
上傳時間： 2013-10-24
上傳用戶：498732662
通過對MIL-STD-1553B總線的研究，實現遠程終端（RT）與總線控制器（BC）之間高效、可靠的數據通信，提出了一種基于SM61580的MIL-STD-1553B總線終端設計方案。選用SM61580芯片，利用SM7C133存儲功能，并結合MSP430F247的控制優勢，采用透明模式連接芯片與處理器，實現1553B總線終端設計。該1553B總線終端系統的應用具有普遍的實用性。
上傳時間： 2013-10-16
上傳用戶：dave520l
MIL-STD一1553B是一種集中控制式、時分指令/響應型多路串行數據總線標 準，具有高可靠性和靈活性，已經成為現代航空機載系統設備互聯的最有效的解 決方案，廣泛的應用于飛機、艦船、坦克等武器平臺上，并且越來越多的應用到 民用領域。完成1553B總線數據傳輸功能的關鍵部件是總線接口芯片11][41。 在對M幾STD一1553B數據總線協議進行研究后，參考國外一些芯片的功能結 構，結合EDA技術，本論文提出了基于FPGA的1553B總線接口芯片的設計方案。 在介紹了總線控制器BC、遠程終端RT的結構和功能后，給出了基于FPGA的BC、 RT的具體模塊設計，通過工作方式選擇可以配置接口工作在哪種終端模式。每個 終端的設計都給出了詳細的邏輯結構、設計流程和功能仿真結果分析，最后通過 EDA工具的優化及綜合后，在XIL刀呵X巧rtex一4上得以實現。 通過在標準1553B接口板和本設計實驗板對接搭建的測試環境中進行各項功 能測試，表明此設計可以在BC胭汀兩種模式下工作，能處理多種消息格式并且具 有較強的檢錯能力，能應付總線上傳輸的各種消息格式，驗證的結果表明本文提 出的設計方案是合理的。
上傳時間： 2014-01-04
上傳用戶：www240697738
MIL-STD-1553B總線技術說明書。被利用在美國和發達國家的軍事平臺下。還可用于測試設備及模擬器和訓練器。非常難找。珍藏的。
上傳時間： 2014-03-10
上傳用戶：龍飛艇
MIL STD 498 - SOFTWARE DEVELOPMENT AND DOCUMENTATION
標簽： DOCUMENTATION DEVELOPMENT SOFTWARE MIL
上傳時間： 2017-03-26
上傳用戶：LIKE
MIL-STD-1553B代碼，歡迎大家下載！
上傳時間： 2014-11-21
上傳用戶：redmoons
1553B總線是MIL－STD－1553總線的簡稱，其中B就是BUS，MIL-STD-1553總線是飛機內部時分制命令/響應式多路復用數據總線。1553B數據總線標準是20世紀70年代由美國公布的一種串行多路數據總線標準。1553B總線能掛31個遠置終端，1553B總線采用指令/響應型通信協議，它有三種終端類型：總線控制器（BC）、遠程終端（RT）和總線監視器（BM）；信息格式有BC到RT、RT到BC、RT到RT、廣播方式和系統控制方式；傳輸媒介為屏蔽雙絞線，1553B總線耦合方式有直接耦合和變壓器耦合；1553B總線為多冗余度總線型拓撲結構，具有雙向傳輸特性，其傳輸速度為1Mbps傳輸方式為半雙工方式，采用曼徹斯特碼進行編碼傳輸。
上傳時間： 2014-01-18
上傳用戶：13681659100
電子元器件抗ESD技術講義:引 言 4 第1 章 電子元器件抗ESD損傷的基礎知識 5 1.1 靜電和靜電放電的定義和特點 5 1.2 對靜電認識的發展歷史 6 1.3 靜電的產生 6 1.3.1 摩擦產生靜電 7 1.3.2 感應產生靜電 8 1.3.3 靜電荷 8 1.3.4 靜電勢 8 1.3.5 影響靜電產生和大小的因素 9 1.4 靜電的來源 10 1.4.1 人體靜電 10 1.4.2 儀器和設備的靜電 11 1.4.3 器件本身的靜電 11 1.4.4 其它靜電來源 12 1.5 靜電放電的三種模式 12 1.5.1 帶電人體的放電模式(HBM) 12 1.5.2 帶電機器的放電模式（MM） 13 1.5.3 充電器件的放電模型 13 1.6 靜電放電失效 15 1.6.1 失效模式 15 1.6.2 失效機理 15 第2章 制造過程的防靜電損傷技術 2.1 靜電防護的作用和意義 2.1.1 多數電子元器件是靜電敏感器件 2.1.2 靜電對電子行業造成的損失很大 2.1.3 國內外企業的狀況 2.2 靜電對電子產品的損害 2.2.1 靜電損害的形式 2.2.2 靜電損害的特點 2.2.3 可能產生靜電損害的制造過程 2.3 靜電防護的目的和總的原則 2.3.1 目的和原則 2.3.2 基本思路和技術途徑 2.4 靜電防護材料 2.4.1 與靜電防護材料有關的基本概念 2.4.2 靜電防護材料的主要參數 2.5 靜電防護器材 2.5.1 防靜電材料的制品 2.5.2 靜電消除器（消電器、電中和器或離子平衡器） 2.6 靜電防護的具體措施 2.6.1 建立靜電安全工作區 2.6.2 包裝、運送和存儲工程的防靜電措施 2.6.3 靜電檢測 2.6.4 靜電防護的管理工作 第3章 抗靜電檢測及分析技術 3.1 抗靜電檢測的作用和意義 3.2 靜電放電的標準波形 3.3 抗ESD檢測標準 3.3.1 電子元器件靜電放電靈敏度（ESDS）檢測及分類的常用標準 3.3.2 標準試驗方法的主要內容（以MIL-STD-883E 方法3015.7為例） 3.4 實際ESD檢測的結果統計及分析 3.4.1 試驗條件 3.4.2 ESD評價試驗結果分析 3.5 關于ESD檢測中經常遇到的一些問題 3.6 ESD損傷的失效定位分析技術 3.6.1 端口I－V特性檢測 3.6.2 光學顯微觀察 3.6.3 掃描電鏡分析 3.6.4 液晶分析 3.6.5 光輻射顯微分析技術 3.6.6 分層剝離技術 3.6.7 小結 3.7 ESD和EOS的判別方法討論 3.7.1 概念 3.7.2 ESD和EOS對器件損傷的分析判別方法 第4 章 電子元器件抗ESD設計技術 4.1 元器件抗ESD設計基礎 4.1.1抗ESD過電流熱失效設計基礎 4.1.2抗場感應ESD失效設計基礎 4.2元器件基本抗ESD保護電路 4.2.1基本抗靜電保護電路 4.2.2對抗靜電保護電路的基本要求 4.2.3 混合電路抗靜電保護電路的考慮 4.2.4防靜電保護元器件 4.3 CMOS電路ESD失效模式和機理 4.4 CMOS電路ESD可靠性設計策略 4.4.1 設計保護電路轉移ESD大電流。 4.4.2 使輸入/輸出晶體管自身的ESD閾值達到最大。 4.5 CMOS電路基本ESD保護電路的設計 4.5.1 基本ESD保護電路單元 4.5.2 CMOS電路基本ESD保護電路 4.5.3 ESD設計的輔助工具－TLP測試 4.5.4 CMOS電路ESD保護設計方法 4.5.5 CMOS電路ESD保護電路示例 4.6 工藝控制和管理
上傳時間： 2013-07-13
上傳用戶：2404
本論文在詳細研究MIL-STD-1553B數據總線協議以及參考國外芯片設計的基礎上，結合目前新興的EDA技術和大規模可編程技術，提出了一種全新的基于FPGA的1553B總線接口芯片的設計方法。 從專用芯片實現的具體功能出發，結合自頂向下的設計思想，給出了總線接口的總體設計方案，考慮到電路的具體實現對結構進行模塊細化。在介紹模擬收發器模塊的電路設計后，重點介紹了基于FPGA的BC、RT、MT三種類型終端設計，最終通過工作方式選擇信號以及其他控制信號將此三種終端結合起來以達到通用接口的功能。同時給出其設計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結果。為了資源的合理利用，對其中相當部分模塊進行復用。在設計過程中采用自頂向下、碼型轉換中的全數字鎖相環、通用異步收發器UART等關鍵技術。本設計使用VHDL描述，在此基礎之上采用專門的綜合軟件對設計進行了綜合優化，在FPGA芯片EP1K100上得以實現。通過驗證證明該設計能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強的檢錯能力。 最后設計了總線接口芯片測試系統，選擇TMS320LF2407作為主處理器，測試主要包括主處理器的自發自收驗證，加入RS232串口調試過程提高測試數據的直觀性。驗證的結果表明本文提出的設計方案是合理的。
上傳時間： 2013-06-04
上傳用戶：ayfeixiao
