結(jié)合坐標(biāo)采集和處理在新型激光光幕靶中的應(yīng)用，針對(duì)傳統(tǒng)激光光幕靶處理器I/O緊缺、處理速度慢、存在錯(cuò)報(bào)、漏報(bào)，無(wú)法測(cè)試子彈連發(fā)坐標(biāo)等問(wèn)題，提出了一種以FPGA為核心的坐標(biāo)采集和處理系統(tǒng)的設(shè)計(jì)方法。設(shè)計(jì)中采用了自頂向下的設(shè)計(jì)方法，將該系統(tǒng)依據(jù)邏輯功能劃分為3個(gè)模塊，并在ISE 14.1和Modelsim中進(jìn)行設(shè)計(jì)、編譯、仿真，最后的仿真結(jié)果表明該系統(tǒng)能夠很好地采集到子彈的坐標(biāo)。
標(biāo)簽： FPGA 激光光幕靶 中的應(yīng)用
上傳時(shí)間： 2013-12-19
上傳用戶：haoxiyizhong
高級(jí)FPGA設(shè)計(jì)結(jié)構(gòu)、實(shí)現(xiàn)和優(yōu)化 作者：（美）克里茲著，孟憲元譯；出版社：機(jī)械工程出版社 學(xué)FPGA不一定需要開(kāi)發(fā)板，自己學(xué)會(huì)modelsim仿真、寫testbench，用PC機(jī)仿真就能有不少長(zhǎng)進(jìn)。這些都看完，剩下的就靠做項(xiàng)目自己領(lǐng)悟，再加上高手指點(diǎn)。 《高級(jí)FPGA設(shè)計(jì)：結(jié)構(gòu)、實(shí)現(xiàn)也優(yōu)化》以FPGA設(shè)計(jì)為主題，覆蓋了實(shí)踐過(guò)程中最可能遇到的深層次問(wèn)題，并提供了經(jīng)驗(yàn)指導(dǎo)。在某些方面，《高級(jí)FPGA設(shè)計(jì)：結(jié)構(gòu)、實(shí)現(xiàn)也優(yōu)化》能夠取代有限的工業(yè)經(jīng)歷，免去讀者學(xué)習(xí)的困難。這種先進(jìn)的、實(shí)用的方法，成為此書的特色。
標(biāo)簽： FPGA
上傳時(shí)間： 2013-11-01
上傳用戶：zhaiyanzhong
介紹了一種以FPGA為核心控制部件、運(yùn)用超聲波測(cè)距技術(shù)在空間中形成虛擬琴鍵，使用分頻方式實(shí)現(xiàn)7個(gè)音階的虛擬電子琴。經(jīng)過(guò)ModelSim仿真測(cè)試與實(shí)物調(diào)試，該電子琴能較好地實(shí)現(xiàn)音樂(lè)彈奏功能，結(jié)構(gòu)簡(jiǎn)單，娛樂(lè)性強(qiáng)，具有一定的市場(chǎng)推廣價(jià)值。
上傳時(shí)間： 2014-12-28
上傳用戶：kongrong
介紹了一種以FPGA為核心控制部件、運(yùn)用超聲波測(cè)距技術(shù)在空間中形成虛擬琴鍵，使用分頻方式實(shí)現(xiàn)7個(gè)音階的虛擬電子琴。經(jīng)過(guò)ModelSim仿真測(cè)試與實(shí)物調(diào)試，該電子琴能較好地實(shí)現(xiàn)音樂(lè)彈奏功能，結(jié)構(gòu)簡(jiǎn)單，娛樂(lè)性強(qiáng)，具有一定的市場(chǎng)推廣價(jià)值。
上傳時(shí)間： 2013-10-31
上傳用戶：喵米米米
介紹了多入多出-正交頻分復(fù)用（MIMO-OFDM）系統(tǒng)，并分析了其發(fā)射機(jī)的實(shí)現(xiàn)原理。充分利用Altera公司Stratix系列現(xiàn)場(chǎng)可編程門陣列（FPGA）芯片和IP（知識(shí)產(chǎn)權(quán)）核，提出了一種切實(shí)可行的MIMO-OFDM基帶系統(tǒng)發(fā)射機(jī)的FPGA實(shí)現(xiàn)方法。重點(diǎn)論述了適合于FPGA實(shí)現(xiàn)的對(duì)角空時(shí)分層編碼（D-BLAST）的方法和實(shí)現(xiàn)原理以及各個(gè)主要模塊的工作原理。并給出了其在ModelSim環(huán)境下的仿真結(jié)果。結(jié)果表明，本設(shè)計(jì)具有設(shè)計(jì)簡(jiǎn)單、快速、高效和實(shí)時(shí)性好等特點(diǎn)。
標(biāo)簽： MIMO-OFDM FPGA 基帶系統(tǒng) 發(fā)射機(jī)
上傳時(shí)間： 2013-10-13
上傳用戶：Aeray
設(shè)計(jì)了一種基于FPGA純硬件方式實(shí)現(xiàn)方向?yàn)V波的指紋圖像增強(qiáng)算法。設(shè)計(jì)采用寄存器傳輸級(jí)（RTL）硬件描述語(yǔ)言（Verilog HDL），利用時(shí)分復(fù)用和流水線處理等技術(shù)，完成了方向?yàn)V波指紋圖像增強(qiáng)算法在FPGA上的實(shí)現(xiàn)。整個(gè)系統(tǒng)通過(guò)了Modelsim的仿真驗(yàn)證并在Terasic公司的DE2平臺(tái)上完成了硬件測(cè)試。設(shè)計(jì)共消耗了3716個(gè)邏輯單元，最高處理速度可達(dá)92.93MHz。以50MHz頻率工作時(shí)，可在0.5s以內(nèi)完成一幅256×256指紋圖像的增強(qiáng)處理。
標(biāo)簽： FPGA 方向 指紋 圖像增強(qiáng)算法
上傳時(shí)間： 2013-10-12
上傳用戶：攏共湖塘
crack for ModelSim, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC design.
標(biāo)簽： Verilog VHDL and for
上傳時(shí)間： 2015-07-10
上傳用戶：15736969615
FPGA設(shè)計(jì)全流程：Modelsim>>Synplify.Pro>>ISE 第一章 Modelsim編譯Xilinx庫(kù) 第二章 調(diào)用Xilinx CORE-Generator 第三章 使用Synplify.Pro綜合HDL和內(nèi)核 第四章 綜合后的項(xiàng)目執(zhí)行 第五章 不同類型結(jié)構(gòu)的仿真
標(biāo)簽： Modelsim Xilinx gt CORE-Generato
上傳時(shí)間： 2016-05-21
上傳用戶：15736969615
本章詳細(xì)介紹了基于ISE的FPGA設(shè)計(jì)流程以及多個(gè)輔助工具（XST、XPower、PACE、ModelSim、Synplify以及MATLAB）的使用方法。首先介紹了ISE軟件主要特性及其安裝流程，然后介紹了如何通過(guò)ISE完成FPGA設(shè)計(jì)，
標(biāo)簽： ISE ModelSim Synplify XPower
上傳時(shí)間： 2016-11-06
上傳用戶：mpquest
2008自由電子FPGA開(kāi)發(fā)板介紹MODELSIM經(jīng)典教程
標(biāo)簽： MODELSIM 2008 FPGA 電子
上傳時(shí)間： 2017-01-08
上傳用戶：qoovoop
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
