ETL-002 FPGA開發(fā)板是以Altera公司的最新系列Cyclone III中的3C10為主芯片，并提供了極為豐富的芯片外圍接口資源以及下載線，數(shù)據(jù)線以及資料光盤等。除了這些硬件外，我們還提供了十多個接口實驗，并公開了電路原理圖和實驗的Verilog源代碼，以便于大家對照學習，并可以在該開發(fā)板上進行二次開發(fā)。
標簽： Cyclone Altera FPGA ETL
上傳時間： 2013-10-29
上傳用戶：1477849018@qq.com
1．第一次打開ModelSim 會出現(xiàn)Welcome to ModelSim 對話框，選取Create a
標簽： ModelSim
上傳時間： 2013-11-21
上傳用戶：許小華
IP核生成文件：（Xilinx/Altera 同） IP核生成器生成 ip 后有兩個文件對我們比較有用，假設(shè)生成了一個 asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調(diào)用了 xilinx 行為模型庫的模塊，仿真時該文件也要加入工程。（在 ISE中點中該核，在對應的 processes 窗口中運行“ View Verilog Functional Model ”即可查看該 .v 文件）。如下圖所示。
標簽： modelsim 仿真 IP核 仿真庫
上傳時間： 2013-10-20
上傳用戶：lingfei
Altera FPGA_CPLD設(shè)計（實例源代碼）
標簽： FPGA_CPLD Altera 源代碼
上傳時間： 2013-10-19
上傳用戶：wangdean1101
基于Altera MegaCore實現(xiàn)FFT的方法
標簽： MegaCore Altera FFT
上傳時間： 2013-11-15
上傳用戶：alex wang
6.2.3 ALTERA芯片配置電路設(shè)計。
標簽： ALTERA 芯片 配置電路
上傳時間： 2013-10-31
上傳用戶：cainaifa
6.2 ALTERA 的FPGA下載配置設(shè)計
標簽： ALTERA FPGA 6.2
上傳時間： 2013-11-14
上傳用戶：zw380105939
4.1 基于MODELSIM的功能仿真。
標簽： MODELSIM 4.1 功能仿真
上傳時間： 2013-11-02
上傳用戶：hakim
5款ALTERA FPGA開發(fā)板原理圖合集
標簽： ALTERA FPGA 開發(fā)板原理圖
上傳時間： 2013-12-19
上傳用戶：q3290766
用ModelSimSE進行功能仿真和時序仿真的方法（ALTERA篇）
標簽： ModelSimSE ALTERA 功能仿真 時序仿真
上傳時間： 2013-11-01
上傳用戶：pwcsoft
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
