用于VLSI模擬的小尺寸MOS器件模型--理論與實(shí)踐，pdf版本，非常有用
上傳時(shí)間： 2022-01-01
上傳用戶(hù)：
近年來(lái)，隨著集成電路工藝技術(shù)的進(jìn)步，電子系統(tǒng)的構(gòu)成發(fā)生了兩個(gè)重要的變化： 一個(gè)是數(shù)字信號(hào)處理和數(shù)字電路成為系統(tǒng)的核心，一個(gè)是整個(gè)電子系統(tǒng)可以集成在一個(gè)芯片上（稱(chēng)為片上系統(tǒng))。這些變化改變了模擬電路在電子系統(tǒng)中的作用，并且影響著模擬集成電路的發(fā)展。 數(shù)字電路不僅具有遠(yuǎn)遠(yuǎn)超過(guò)模擬電路的集成規(guī)模，而且具有可編程、靈活、易于附加功能、設(shè)計(jì)周期短、對(duì)噪聲和制造工藝誤差的抗擾性強(qiáng)等優(yōu)點(diǎn)，因而大多數(shù)復(fù)雜系統(tǒng)以數(shù)字信號(hào)處理和數(shù)字電路為核心已成為必然的趨勢(shì)。雖然如此，模擬電路仍然是電子系統(tǒng)中非常重要的組成部分。這是因?yàn)槲覀兘佑|到的外部世界的物理量主要都是模擬量，比如圖像、聲音、壓力、溫度、濕度、重量等，要將它們變換為數(shù)字信號(hào)，需要模擬信號(hào)處理和數(shù)據(jù)轉(zhuǎn)換電路，如果這些電路性能不夠高，將會(huì)影響整個(gè)系統(tǒng)的性能。其次，系統(tǒng)中的許多功能不可能或很難用數(shù)字電路完成，如微弱信號(hào)放大，很高頻率和寬頻帶信號(hào)的實(shí)時(shí)處理等。因此，雖然模擬電路在系統(tǒng)中不再是核心，但作為固有的模擬世界與數(shù)字系統(tǒng)的接口，其地位和作用仍然十分重要。 片上系統(tǒng)要求將數(shù)字電路和模擬電路集成在一個(gè)芯片上，這希望模擬電路使用與數(shù)字電路相同的制造工藝。隨著MOS器件的線寬不斷減小，使MOS器件的性能不斷提高，MOS數(shù)字電路成為數(shù)字集成電路的主流，并因此促進(jìn)了MOS模擬集成電路的迅速發(fā)展。為了適應(yīng)電子系統(tǒng)功能的不斷擴(kuò)展和性能的不斷提高，對(duì)模擬電路在降低電源電壓、提高工作頻率、擴(kuò)大線性工作范圍和提高性能指標(biāo)的精度和穩(wěn)定度等方面提出更高要求，促進(jìn)了新電路技術(shù)的發(fā)展。 作為研究生課程的教材，本書(shū)內(nèi)容是在本科相關(guān)課程基礎(chǔ)上的深化和擴(kuò)展，同時(shí)涉及實(shí)際設(shè)計(jì)中需要考慮的一些問(wèn)題，重點(diǎn)介紹具有高工作頻率、低電源電壓和高工作穩(wěn)定性的新電路技術(shù)和在電子系統(tǒng)中占有重要地位的功能電路及其中的新技術(shù)。全書(shū)共7章，大致可分為三個(gè)部分。第一部分包括第1章和第7章。第1章為MOS模擬集成電路基礎(chǔ)，比較全面地介紹MOS器件的工作原理和特性以及由MOS器件構(gòu)成的基本單元電路，為學(xué)習(xí)本教材其他內(nèi)容提供必要的知識(shí)。由于版圖設(shè)計(jì)與工藝參數(shù)對(duì)模擬集成電路性能的影響很大，因此第7章簡(jiǎn)單介紹制造MOS模擬集成電路的CMOS工藝過(guò)程和版圖設(shè)計(jì)技術(shù)，讀者可以通過(guò)對(duì)該章所介紹的相關(guān)背景知識(shí)的了解，更深入地理解MOS器件和電路的特性，有助于更好地完成模擬集成電路的可實(shí)現(xiàn)性設(shè)計(jì)。第二部分為新電路技術(shù)，由第2章、第3章和第5章的部分組成，包括近年來(lái)逐步獲得廣泛應(yīng)用的電流模電路、抽樣數(shù)據(jù)電路和對(duì)數(shù)域電路，它們?cè)谔岣吖ぷ黝l率、降低電源電壓、擴(kuò)大線性工作范圍和提高性能指標(biāo)的精度和穩(wěn)定度方面具有明顯的潛力，同時(shí)它們也引入了一些模擬電路的新概念。這些內(nèi)容有助于讀者開(kāi)拓提高電路性能方面的思路。第2章介紹電流模電路的工作原理、特點(diǎn)和典型電路。與傳統(tǒng)的以電壓作為信號(hào)載體的電路不同，這是一種以電流作為信號(hào)載體的電路，雖然在電路中電壓和電流總是共同存在并相互作用的，但由于信號(hào)載體不同，不僅電路性能不同而且電路結(jié)構(gòu)也不同。第3章介紹抽樣數(shù)據(jù)電路的特點(diǎn)和開(kāi)關(guān)電容與開(kāi)關(guān)電流電路的工作原理、分析方法與典型電路。抽樣數(shù)據(jù)電路類(lèi)似于數(shù)字電路，處理的是時(shí)間離散信號(hào)，又類(lèi)似于模擬電路，處理的是幅度連續(xù)信號(hào)，它比模擬電路具有穩(wěn)定準(zhǔn)確的時(shí)間常數(shù)，解決了模擬電路實(shí)際應(yīng)用中的一大障礙。對(duì)數(shù)域電路在第5章中結(jié)合其在濾波器中的應(yīng)用介紹，這類(lèi)電路除具有良好的電性能外，還提出了一種利用器件的非線性特性實(shí)現(xiàn)線性電路的新思路。第三部分介紹幾個(gè)模擬電路的功能模塊，它們是電子系統(tǒng)中的關(guān)鍵組成部分，并且與信號(hào)和信號(hào)處理聯(lián)系密切，有助于在信號(hào)和電路間形成整體觀念。這部分包括第4章至第6章。第4章介紹數(shù)據(jù)轉(zhuǎn)換電路的技術(shù)指標(biāo)和高精度與高速度轉(zhuǎn)換電路的構(gòu)成、工作原理、特點(diǎn)和典型電路。第5章介紹模擬集成濾波器的設(shè)計(jì)方法和主要類(lèi)型，包括連續(xù)時(shí)間濾波器、對(duì)數(shù)域?yàn)V波器和抽樣數(shù)據(jù)濾波器。第6章介紹通信系統(tǒng)中的收發(fā)器與射頻前端電路，包括收信器、發(fā)信器的技術(shù)指標(biāo)、結(jié)構(gòu)和典型電路。因?yàn)檩d波通信系統(tǒng)傳輸?shù)氖悄M信號(hào)，射頻前端電路的性能對(duì)整個(gè)通信系統(tǒng)有直接的影響，所以射頻集成電路已成為重要的研究課題。 〖〗高等模擬集成電路〖〗〖〗前言〖〗〖〗本書(shū)是在為研究生開(kāi)設(shè)的“高等模擬集成電路”課程講義的基礎(chǔ)上整理而成，由董在望主編，第1、4、7章由李冬梅編寫(xiě)，第6章由王志華編寫(xiě)，第5章由李永明和董在望編寫(xiě)，第2、3章由董在望編寫(xiě)，李國(guó)林參加了部分章節(jié)的校核工作。 本書(shū)可作為信息與通信工程和電子科學(xué)與技術(shù)學(xué)科相關(guān)課程的研究生教材或教學(xué)參考書(shū)，也可作為本科教學(xué)參考書(shū)或選修課教材和供相關(guān)專(zhuān)業(yè)的工程技術(shù)人員參考。 清華大學(xué)出版社多位編輯為本書(shū)的出版做了卓有成效的工作，深致謝意。 限于編者水平，難免有錯(cuò)誤和疏漏之處，歡迎批評(píng)指正。 目錄 1.1MOS器件基礎(chǔ)及器件模型 1.1.1結(jié)構(gòu)及工作原理 1.1.2襯底調(diào)制效應(yīng) 1.1.3小信號(hào)模型 1.1.4亞閾區(qū)效應(yīng) 1.1.5短溝效應(yīng) 1.1.6SPICE模型 1.2基本放大電路 1.2.1共源(CS)放大電路 1.2.2共漏(CD)放大電路 1.2.3共柵(CG)放大電路 1.2.4共源共柵(CSCG)放大電路 1.2.5差分放大電路 1.3電流源電路 1.3.1二極管連接的MOS器件 1.3.2基本鏡像電流源 1.3.3威爾遜電流源 1.3.4共源共柵電流源 1.3.5有源負(fù)載放大電路 1.4運(yùn)算放大器 1.4.1運(yùn)算放大器的主要參數(shù) 1.4.2單級(jí)運(yùn)算放大器 1.4.3兩級(jí)運(yùn)算放大器 1.4.4共模反饋(CMFB) 1.4.5運(yùn)算放大器的頻率補(bǔ)償 1.5模擬開(kāi)關(guān) 1.5.1導(dǎo)通電阻 1.5.2電荷注入與時(shí)鐘饋通 1.6帶隙基準(zhǔn)電壓源 1.6.1工作原理 1.6.2與CMOS工藝兼容的帶隙基準(zhǔn)電壓源 思考題 2電流模電路 2.1概述 2.1.1電流模電路的概念 2.1.2電流模電路的特點(diǎn) 2.2基本電流模電路 2.2.1電流鏡電路 2.2.2電流放大器 2.2.3電流模積分器 2.3電流模功能電路 2.3.1跨導(dǎo)線性電路 2.3.2電流傳輸器 2.4從電壓模電路變換到電流模電路 2.5電流模電路中的非理想效應(yīng) 2.5.1MOSFET之間的失配 2.5.2寄生電容對(duì)頻率特性的影響 思考題 3抽樣數(shù)據(jù)電路 3.1開(kāi)關(guān)電容電路和開(kāi)關(guān)電流電路的基本分析方法 3.1.1開(kāi)關(guān)電容電路的時(shí)域分析 3.1.2開(kāi)關(guān)電流電路的時(shí)域分析 3.1.3抽樣數(shù)據(jù)電路的頻域分析 3.2開(kāi)關(guān)電容電路 3.2.1開(kāi)關(guān)電容單元電路 3.2.2開(kāi)關(guān)電容電路的特點(diǎn) 3.2.3非理想因素的影響 3.3開(kāi)關(guān)電流電路 3.3.1開(kāi)關(guān)電流單元電路 3.3.2開(kāi)關(guān)電流電路的特點(diǎn) 3.3.3非理想因素的影響 思考題 4A/D轉(zhuǎn)換器與D/A轉(zhuǎn)換器 4.1概述 4.1.1電子系統(tǒng)中的A/D與D/A轉(zhuǎn)換 4.1.2A/D與D/A轉(zhuǎn)換器的基本原理 4.1.3A/D與D/A轉(zhuǎn)換器的性能指標(biāo) 4.1.4A/D與D/A轉(zhuǎn)換器的分類(lèi) 4.1.5A/D與D/A轉(zhuǎn)換器中常用的數(shù)碼類(lèi)型 4.2高速A/D轉(zhuǎn)換器 4.2.1全并行結(jié)構(gòu)A/D轉(zhuǎn)換器 4.2.2兩步結(jié)構(gòu)A/D轉(zhuǎn)換器 4.2.3插值與折疊結(jié)構(gòu)A/D轉(zhuǎn)換器 4.2.4流水線結(jié)構(gòu)A/D轉(zhuǎn)換器 4.2.5交織結(jié)構(gòu)A/D轉(zhuǎn)換器 4.3高精度A/D轉(zhuǎn)換器 4.3.1逐次逼近型A/D轉(zhuǎn)換器 4.3.2雙斜率積分型A/D轉(zhuǎn)換器 4.3.3過(guò)采樣ΣΔA/D轉(zhuǎn)換器 4.4D/A轉(zhuǎn)換器 4.4.1電阻型D/A轉(zhuǎn)換器 4.4.2電流型D/A轉(zhuǎn)換器 4.4.3電容型D/A轉(zhuǎn)換器 思考題 5集成濾波器 5.1引言 5.1.1濾波器的數(shù)學(xué)描述 5.1.2濾波器的頻率特性 5.1.3濾波器設(shè)計(jì)的逼近方法 5.2連續(xù)時(shí)間濾波器 5.2.1連續(xù)時(shí)間濾波器的設(shè)計(jì)方法 5.2.2跨導(dǎo)電容（GmC）連續(xù)時(shí)間濾波器 5.2.3連續(xù)時(shí)間濾波器的片上自動(dòng)調(diào)節(jié)電路 5.3對(duì)數(shù)域?yàn)V波器 5.3.1對(duì)數(shù)域電路概念及其特點(diǎn) 5.3.2對(duì)數(shù)域電路基本單元 5.3.3對(duì)數(shù)域?yàn)V波器 5.4抽樣數(shù)據(jù)濾波器 5.4.1設(shè)計(jì)方法 5.4.2SZ域映射 5.4.3開(kāi)關(guān)電容電路轉(zhuǎn)換為開(kāi)關(guān)電流電路的方法 思考題 6收發(fā)器與射頻前端電路 6.1通信系統(tǒng)中的射頻收發(fā)器 6.2集成收信器 6.2.1外差式接收與鏡像信號(hào) 6.2.2復(fù)數(shù)信號(hào)處理 6.2.3收信器前端結(jié)構(gòu) 6.3集成發(fā)信器 6.3.1上變換器 6.3.2發(fā)信器結(jié)構(gòu) 6.4收發(fā)器的技術(shù)指標(biāo) 6.4.1噪聲性能 6.4.2靈敏度 6.4.3失真特性與線性度 6.4.4動(dòng)態(tài)范圍 6.5射頻電路設(shè)計(jì) 6.5.1晶體管模型與參數(shù) 6.5.2噪聲 6.5.3集成無(wú)源器件 6.5.4低噪聲放大器 6.5.5混頻器 6.5.6頻率綜合器 6.5.7功率放大器 思考題 7CMOS集成電路制造工藝及版圖設(shè)計(jì) 7.1集成電路制造工藝簡(jiǎn)介 7.1.1單晶生長(zhǎng)與襯底制備 7.1.2光刻 7.1.3氧化 7.1.4擴(kuò)散及離子注入 7.1.5化學(xué)氣相淀積（CVD） 7.1.6接觸與互連 7.2CMOS工藝流程與集成電路中的元件 7.2.1硅柵CMOS工藝流程 7.2.2CMOS集成電路中的無(wú)源元件 7.2.3CMOS集成電路中的寄生效應(yīng) 7.3版圖設(shè)計(jì) 7.3.1硅柵CMOS集成電路的版圖構(gòu)成 7.3.2版圖設(shè)計(jì)規(guī)則 7.3.3CMOS版圖設(shè)計(jì)技術(shù) 思考題
標(biāo)簽： 模擬集成電路
上傳時(shí)間： 2013-11-13
上傳用戶(hù)：chengxin
模擬集成電路的設(shè)計(jì)與其說(shuō)是一門(mén)技術(shù)，還不如說(shuō)是一門(mén)藝術(shù)。它比數(shù)字集成電路設(shè)計(jì)需要更嚴(yán)格的分析和更豐富的直覺(jué)。嚴(yán)謹(jǐn)堅(jiān)實(shí)的理論無(wú)疑是嚴(yán)格分析能力的基石，而設(shè)計(jì)者的實(shí)踐經(jīng)驗(yàn)無(wú)疑是誕生豐富直覺(jué)的源泉。這也正足初學(xué)者對(duì)學(xué)習(xí)模擬集成電路設(shè)計(jì)感到困惑并難以駕馭的根本原因。.美國(guó)加州大學(xué)洛杉機(jī)分校(UCLA)Razavi教授憑借著他在美國(guó)多所著名大學(xué)執(zhí)教多年的豐富教學(xué)經(jīng)驗(yàn)和在世界知名頂級(jí)公司(AT&T，Bell Lab，HP)卓著的研究經(jīng)歷為我們提供了這本優(yōu)秀的教材。本書(shū)自2000午出版以來(lái)得到了國(guó)內(nèi)外讀者的好評(píng)和青睞，被許多國(guó)際知名大學(xué)選為教科書(shū)。同時(shí)，由于原著者在世界知名頂級(jí)公司的豐富研究經(jīng)歷，使本書(shū)也非常適合作為CMOS模擬集成電路設(shè)計(jì)或相關(guān)領(lǐng)域的研究人員和工程技術(shù)人員的參考書(shū)。... 本書(shū)介紹模擬CMOS集成電路的分析與設(shè)計(jì)。從直觀和嚴(yán)密的角度闡述了各種模擬電路的基本原理和概念，同時(shí)還闡述了在SOC中模擬電路設(shè)計(jì)遇到的新問(wèn)題及電路技術(shù)的新發(fā)展。本書(shū)由淺入深，理論與實(shí)際結(jié)合，提供了大量現(xiàn)代工業(yè)中的設(shè)計(jì)實(shí)例。全書(shū)共18章。前10章介紹各種基本模塊和運(yùn)放及其頻率響應(yīng)和噪聲。第11章至第13章介紹帶隙基準(zhǔn)、開(kāi)關(guān)電容電路以及電路的非線性和失配的影響，第14、15章介紹振蕩器和鎖相環(huán)。第16章至18章介紹MOS器件的高階效應(yīng)及其模型、CMOS制造工藝和混合信號(hào)電路的版圖與封裝。 1 Introduction to Analog Design 2 Basic MOS Device Physics 3 Single-Stage Amplifiers 4 Differential Amplifiers 5 Passive and Active Current Mirrors 6 Frequency Response of Amplifiers 7 Noise 8 Feedback 9 Operational Amplifiers 10 Stability and Frequency Compensation 11 Bandgap References 12 Introduction to Switched-Capacitor Circuits 13 Nonlinearity and Mismatch 14 Oscillators 15 Phase-Locked Loops 16 Short-Channel Effects and Device Models 17 CMOS Processing Technology 18 Layout and Packaging
標(biāo)簽： analog design cmos of
上傳時(shí)間： 2014-12-23
上傳用戶(hù)：杜瑩12345
Verilog_HDL的基本語(yǔ)法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語(yǔ)言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語(yǔ)言也是一種結(jié)構(gòu)描述的語(yǔ)言。這也就是說(shuō)，既可以用電路的功能描述也可以用元器件和它們之間的連接來(lái)建立所設(shè)計(jì)電路的Verilog HDL模型。Verilog模型可以是實(shí)際電路的不同級(jí)別的抽象。這些抽象的級(jí)別和它們對(duì)應(yīng)的模型類(lèi)型共有以下五種： 系統(tǒng)級(jí)（system）：用高級(jí)語(yǔ)言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)模塊的外部性能的模型。 算法級(jí)（algorithm）：用高級(jí)語(yǔ)言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)算法的模型。 RTL級(jí)（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動(dòng)和如何處理這些數(shù)據(jù)的模型。 門(mén)級(jí)（gate-level）：描述邏輯門(mén)以及邏輯門(mén)之間的連接的模型。 開(kāi)關(guān)級(jí)（switch-level）：描述器件中三極管和儲(chǔ)存節(jié)點(diǎn)以及它們之間連接的模型。 一個(gè)復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個(gè)Verilog HDL模塊構(gòu)成的，每一個(gè)模塊又可以由若干個(gè)子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶(hù)所設(shè)計(jì)的模塊交互的現(xiàn)存電路或激勵(lì)信號(hào)源。利用Verilog HDL語(yǔ)言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個(gè)模塊間的清晰層次結(jié)構(gòu)來(lái)描述極其復(fù)雜的大型設(shè)計(jì)，并對(duì)所作設(shè)計(jì)的邏輯電路進(jìn)行嚴(yán)格的驗(yàn)證。 Verilog HDL行為描述語(yǔ)言作為一種結(jié)構(gòu)化和過(guò)程性的語(yǔ)言，其語(yǔ)法結(jié)構(gòu)非常適合于算法級(jí)和RTL級(jí)的模型設(shè)計(jì)。這種行為描述語(yǔ)言具有以下功能： · 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。 · 用延遲表達(dá)式或事件表達(dá)式來(lái)明確地控制過(guò)程的啟動(dòng)時(shí)間。 · 通過(guò)命名的事件來(lái)觸發(fā)其它過(guò)程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。 · 提供了可帶參數(shù)且非零延續(xù)時(shí)間的任務(wù)（task）程序結(jié)構(gòu)。 · 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。 · 提供了用于建立表達(dá)式的算術(shù)運(yùn)算符、邏輯運(yùn)算符、位運(yùn)算符。 · Verilog HDL語(yǔ)言作為一種結(jié)構(gòu)化的語(yǔ)言也非常適合于門(mén)級(jí)和開(kāi)關(guān)級(jí)的模型設(shè)計(jì)。因其結(jié)構(gòu)化的特點(diǎn)又使它具有以下功能： - 提供了完整的一套組合型原語(yǔ)（primitive）; - 提供了雙向通路和電阻器件的原語(yǔ); - 可建立MOS器件的電荷分享和電荷衰減動(dòng)態(tài)模型。 Verilog HDL的構(gòu)造性語(yǔ)句可以精確地建立信號(hào)的模型。這是因?yàn)樵赩erilog HDL中，提供了延遲和輸出強(qiáng)度的原語(yǔ)來(lái)建立精確程度很高的信號(hào)模型。信號(hào)值可以有不同的的強(qiáng)度，可以通過(guò)設(shè)定寬范圍的模糊值來(lái)降低不確定條件的影響。 Verilog HDL作為一種高級(jí)的硬件描述編程語(yǔ)言，有著類(lèi)似C語(yǔ)言的風(fēng)格。其中有許多語(yǔ)句如：if語(yǔ)句、case語(yǔ)句等和C語(yǔ)言中的對(duì)應(yīng)語(yǔ)句十分相似。如果讀者已經(jīng)掌握C語(yǔ)言編程的基礎(chǔ)，那么學(xué)習(xí)Verilog HDL并不困難，我們只要對(duì)Verilog HDL某些語(yǔ)句的特殊方面著重理解，并加強(qiáng)上機(jī)練習(xí)就能很好地掌握它，利用它的強(qiáng)大功能來(lái)設(shè)計(jì)復(fù)雜的數(shù)字邏輯電路。下面我們將對(duì)Verilog HDL中的基本語(yǔ)法逐一加以介紹。
標(biāo)簽： Verilog_HDL
上傳時(shí)間： 2013-11-23
上傳用戶(hù)：青春給了作業(yè)95
Verilog_HDL的基本語(yǔ)法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語(yǔ)言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語(yǔ)言也是一種結(jié)構(gòu)描述的語(yǔ)言。這也就是說(shuō)，既可以用電路的功能描述也可以用元器件和它們之間的連接來(lái)建立所設(shè)計(jì)電路的Verilog HDL模型。Verilog模型可以是實(shí)際電路的不同級(jí)別的抽象。這些抽象的級(jí)別和它們對(duì)應(yīng)的模型類(lèi)型共有以下五種： 系統(tǒng)級(jí)（system）：用高級(jí)語(yǔ)言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)模塊的外部性能的模型。 算法級(jí)（algorithm）：用高級(jí)語(yǔ)言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)算法的模型。 RTL級(jí)（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動(dòng)和如何處理這些數(shù)據(jù)的模型。 門(mén)級(jí)（gate-level）：描述邏輯門(mén)以及邏輯門(mén)之間的連接的模型。 開(kāi)關(guān)級(jí)（switch-level）：描述器件中三極管和儲(chǔ)存節(jié)點(diǎn)以及它們之間連接的模型。 一個(gè)復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個(gè)Verilog HDL模塊構(gòu)成的，每一個(gè)模塊又可以由若干個(gè)子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶(hù)所設(shè)計(jì)的模塊交互的現(xiàn)存電路或激勵(lì)信號(hào)源。利用Verilog HDL語(yǔ)言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個(gè)模塊間的清晰層次結(jié)構(gòu)來(lái)描述極其復(fù)雜的大型設(shè)計(jì)，并對(duì)所作設(shè)計(jì)的邏輯電路進(jìn)行嚴(yán)格的驗(yàn)證。 Verilog HDL行為描述語(yǔ)言作為一種結(jié)構(gòu)化和過(guò)程性的語(yǔ)言，其語(yǔ)法結(jié)構(gòu)非常適合于算法級(jí)和RTL級(jí)的模型設(shè)計(jì)。這種行為描述語(yǔ)言具有以下功能： · 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。 · 用延遲表達(dá)式或事件表達(dá)式來(lái)明確地控制過(guò)程的啟動(dòng)時(shí)間。 · 通過(guò)命名的事件來(lái)觸發(fā)其它過(guò)程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。 · 提供了可帶參數(shù)且非零延續(xù)時(shí)間的任務(wù)（task）程序結(jié)構(gòu)。 · 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。 · 提供了用于建立表達(dá)式的算術(shù)運(yùn)算符、邏輯運(yùn)算符、位運(yùn)算符。 · Verilog HDL語(yǔ)言作為一種結(jié)構(gòu)化的語(yǔ)言也非常適合于門(mén)級(jí)和開(kāi)關(guān)級(jí)的模型設(shè)計(jì)。因其結(jié)構(gòu)化的特點(diǎn)又使它具有以下功能： - 提供了完整的一套組合型原語(yǔ)（primitive）; - 提供了雙向通路和電阻器件的原語(yǔ); - 可建立MOS器件的電荷分享和電荷衰減動(dòng)態(tài)模型。 Verilog HDL的構(gòu)造性語(yǔ)句可以精確地建立信號(hào)的模型。這是因?yàn)樵赩erilog HDL中，提供了延遲和輸出強(qiáng)度的原語(yǔ)來(lái)建立精確程度很高的信號(hào)模型。信號(hào)值可以有不同的的強(qiáng)度，可以通過(guò)設(shè)定寬范圍的模糊值來(lái)降低不確定條件的影響。 Verilog HDL作為一種高級(jí)的硬件描述編程語(yǔ)言，有著類(lèi)似C語(yǔ)言的風(fēng)格。其中有許多語(yǔ)句如：if語(yǔ)句、case語(yǔ)句等和C語(yǔ)言中的對(duì)應(yīng)語(yǔ)句十分相似。如果讀者已經(jīng)掌握C語(yǔ)言編程的基礎(chǔ)，那么學(xué)習(xí)Verilog HDL并不困難，我們只要對(duì)Verilog HDL某些語(yǔ)句的特殊方面著重理解，并加強(qiáng)上機(jī)練習(xí)就能很好地掌握它，利用它的強(qiáng)大功能來(lái)設(shè)計(jì)復(fù)雜的數(shù)字邏輯電路。下面我們將對(duì)Verilog HDL中的基本語(yǔ)法逐一加以介紹。
標(biāo)簽： Verilog_HDL
上傳時(shí)間： 2014-12-04
上傳用戶(hù)：cppersonal
《數(shù)字集成電路:電路、系統(tǒng)與設(shè)計(jì)(第二版) 》，電子工業(yè)出版社出版，外文書(shū)名: Digital Integrated Circuits:A Design Perspective,Second Edition，作者：簡(jiǎn)·M.拉貝艾 (Jan M.Rahaey) (作者), Anantha Chandrakasan (作者), Borivoje Nikolic (作者), 周潤(rùn)德 (譯者), 等 (譯者)。本書(shū)由美國(guó)加州大學(xué)伯克利分校Jan M. Rabaey教授等人所著。全書(shū)共12章，分為三部分： 基本單元、電路設(shè)計(jì)和系統(tǒng)設(shè)計(jì)。本書(shū)在對(duì)MOS器件和連線的特性做了簡(jiǎn)要的介紹之后，深入分析了數(shù)字設(shè)計(jì)的核心——反相器，并逐步將這些知識(shí)延伸到組合邏輯電路、時(shí)序邏輯電路、控制器、運(yùn)算電路以及存儲(chǔ)器這些復(fù)雜數(shù)字電路與系統(tǒng)的設(shè)計(jì)中。為了反映數(shù)字集成電路設(shè)計(jì)進(jìn)入深亞微米領(lǐng)域后正在發(fā)生的深刻變化，本書(shū)以CMOS工藝的實(shí)際電路為例，討論了深亞微米器件效應(yīng)、電路最優(yōu)化、互連線建模和優(yōu)化、信號(hào)完整性、時(shí)序分析、時(shí)鐘分配、高性能和低功耗設(shè)計(jì)、設(shè)計(jì)驗(yàn)證、芯片測(cè)試和可測(cè)性設(shè)計(jì)等主題，著重探討了深亞微米數(shù)字集成電路設(shè)計(jì)所面臨的挑戰(zhàn)和啟示。
標(biāo)簽： 數(shù)字集成電路 電路系統(tǒng)
上傳時(shí)間： 2022-05-13
上傳用戶(hù)：zhaiyawei
《模擬CMOS集成電路設(shè)計(jì)》介紹模擬CMOS集成電路的分析與設(shè)計(jì)。從直觀和嚴(yán)密的角度闡述了各種模擬電路的基本原理和概念，同時(shí)還闡述了在SOC中模擬電路設(shè)計(jì)遇到的新問(wèn)題及電路技術(shù)的新發(fā)展。《模擬CMOS集成電路設(shè)計(jì)》由淺入深，理論與實(shí)際結(jié)合，提供了大量現(xiàn)代工業(yè)中的設(shè)計(jì)實(shí)例。全書(shū)共18章。前10章介紹各種基本模塊和運(yùn)放及其頻率響應(yīng)和噪聲。第11章至第13章介紹帶隙基準(zhǔn)、開(kāi)關(guān)電容電路以及電路的非線性和失配的影響，第14、15章介紹振蕩器和沒(méi)相環(huán)。第16章至18章介紹MOS器件的高階效應(yīng)及其模型、CMOS制造工藝和混合信號(hào)電路的版圖與封裝。
上傳時(shí)間： 2022-06-29
上傳用戶(hù)：
雙極型與MOS半導(dǎo)體器件原理_黃均鼐.
標(biāo)簽： MOS 雙極型 半導(dǎo)體器件
上傳時(shí)間： 2013-11-08
上傳用戶(hù)：hakim
本書(shū)共11章。 第1章簡(jiǎn)要介紹了高電壓功率器件的可能應(yīng)用， 定義了理想功率開(kāi)關(guān)的電特性， 并與典型器件的電特性進(jìn)行了比較。 第2章和第3章分析了硅基功率晶閘管和碳化硅基功率晶閘管。 第4章討論了硅門(mén)極關(guān)斷 （GTO） 晶閘管結(jié)構(gòu)。 第5章致力于分析硅基IGBT結(jié)構(gòu)， 以提供對(duì)比分析的標(biāo)準(zhǔn)。 第6章和第7章分析了碳化硅MOSFET和碳化硅IGBT的結(jié)構(gòu)。 碳化硅MOSFET 和IGBT的結(jié)構(gòu)設(shè)計(jì)重點(diǎn)在于保護(hù)柵氧化層， 以防止其提前擊穿。 另外， 必須屏蔽基區(qū)，以避免擴(kuò)展擊穿。 這些器件的導(dǎo)通電壓降由溝道電阻和緩沖層設(shè)計(jì)所決定。 第8章和第9章討論了金屬氧化物半導(dǎo)體控制晶閘（MCT） 結(jié)構(gòu)和基極電阻控制晶閘管 （BRT） 結(jié)構(gòu)， 后者利用MOS柵控制晶閘管的導(dǎo)通和關(guān)斷。 第10章介紹了發(fā)射極開(kāi)關(guān)晶閘（EST）， 該種結(jié)構(gòu)也利用一種MOS柵結(jié)構(gòu)來(lái)控制晶閘管的導(dǎo)通與關(guān)斷， 并可利用IGBT加工工藝來(lái)制造。 這種器件具有良好的安全工作區(qū)。本書(shū)最后一章比較了書(shū)中討論的所有高壓功率器件結(jié)構(gòu)。本書(shū)的讀者對(duì)象包括在校學(xué)生、 功率器件設(shè)計(jì)制造和電力電子應(yīng)用領(lǐng)域的工程技術(shù)人員及其他相關(guān)專(zhuān)業(yè)人員。 本書(shū)適合高等院校有關(guān)專(zhuān)業(yè)用作教材或?qū)I(yè)參考書(shū)， 亦可被電力電子學(xué)界和廣大的功率器件和裝置生產(chǎn)企業(yè)的工程技術(shù)人員作為參考書(shū)之用。
標(biāo)簽： 大功率器件
上傳時(shí)間： 2021-11-02
上傳用戶(hù)：
STM32F407單片機(jī)開(kāi)發(fā)板PDF原理圖+AD集成封裝庫(kù)+主要器件技術(shù)手冊(cè)資料:AD集成封裝庫(kù)列表：Library Component Count : 54Name Description----------------------------------------------------------------------------------------------------24C256 AMS1117ATK-HC05 ATK-HC05BAT BEEP BUTTONC CAPCH340G USB2UARTDDB9 DHT11 數(shù)字溫濕度傳感器HEAD2HEAD2*22 HR911105 HS0038Header 16 Header, 16-PinHeader 2 Header, 2-PinHeader 2X2 Header, 2-Pin, Dual rowHeader 3X2 Header, 3-Pin, Dual rowHeader 4 Header, 4-PinHeader 9X2 Header, 9-Pin, Dual rowIS62WV51216 JTAG KEY_M L LAN8720 ETH PHYLED2 Typical RED, GREEN, YELLOW, AMBER GaAs LEDLSENS LIGHT SENSL_SOP MAX3232 MAX3485 MIC MOS-P IRLML6401/SI2301MP2359 DC DC Step Down ICMPU6050 9軸運(yùn)動(dòng)處理傳感器NPN 8050/BCW846/BCW847NRF24L01 PHONE_M PNP 8550/BCW68POW R SMBJ TVSSN65HVD230D STM32F407ZET6 STM32F407ZET6TEST-POINT 測(cè)試點(diǎn)TFT_LCD TPAD ALIENTEK TPADUSB5USB_A_90 USB-A-90W25X16
標(biāo)簽： stm32f407 單片機(jī) 封裝
上傳時(shí)間： 2021-12-15
上傳用戶(hù)：ttalli
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
