本論文將在對MPEG-4解碼中的幾種關鍵技術的充分理解和算法分析的基礎之上，結合FPGA的靈活性，采用VHDL語言對幾種關鍵技術在應用層面上進行結構設計并仿真驗證。 本文討論了一種高吞吐量流水方式構建的MPEG-4可變長解碼器的設計。在這種解碼器中，我們采用了基于PLA的并行 解碼算法，這種算法能夠實現每個時鐘解碼一個碼字。同時，為了提高解碼的效率，降低操作的延遲，我們在設計中還引入了流水線操作方式、碼表分割等技術，這些技術有利于并行操作的實現。 本論文的設計充分利用IDCT算法對稱性，用高度的并行結構來加速處理，采用一維IDCT單元復用的方式來實現二維IDCT運算，并提出一種基于加法操作的結構來取代乘法操作，實現了一種高效二維逆DCT變換處理器?！ ?/p>
上傳時間： 2013-06-02
上傳用戶：MATAIYES
周立功公司做的一個μCOS-II微小內核分析的PPT.是初學很好一個資料，多的就不說了，下了就知道.
上傳時間： 2013-07-07
上傳用戶：66wji
隨著信息化、智能化、網絡化的發展，嵌入式系統目前己經成為通訊和消費產品的共同發展方向，嵌入式系統是當今最熱門的概念之一，各種各樣的嵌入式系統設備在應用數量上己經大大超過了通用計算機。同時數字音頻技術在我們社會生活中的應用也己經非常廣泛，WAV、MPEG、MP3和WMA等相繼出現。結合嵌入式系統的數字音頻技術研究有著廣闊的前景，基于嵌入式的數字音頻設備以其高性價比、日新月異的發展速度等優點受到世界各國的廣泛關注。本文結合市場發展需要，提出了一個比較優化的解決方案，并從理論和實踐兩方面對該方案進行了分析和設計。 本論文的主要工作是在研究了基于ARM9 體系結構的Samsung S3C2410 處理器的基礎上，以該處理器為核心，加上外部存儲器和音頻編碼解碼芯片等器件，完成了一個嵌入式音頻系統的設計，設計的系統中包括硬件設計、音頻編碼解碼芯片的設備驅動程序及應用程序。 論文中首先對嵌入式系統進行了比較詳細的介紹，并對S3C2410 處理器的體系結構和特性進行了仔細的分析，其次介紹了嵌入式數字音頻系統的相關技術，然后從硬件和軟件兩個部分，分多個模塊來安排設計所要求的系統，其中包括μC/OS-II 嵌入式操作系統在ARM 微處理器上的移植，與上位機(PC機)上USB 接口的通訊，以及人機界面和數字音頻解碼的程序設計等。整個嵌入式音頻系統是一個可以獨立工作的可擴展系統，該系統能完成音頻采集和處理功能。
上傳時間： 2013-06-02
上傳用戶：qq21508895
uCOS-II在MSP430的移植功能詳細說明
上傳時間： 2013-06-21
上傳用戶：gaome
本文基于數據驅動原理提出并用 FPGA 實現了MPEG-2 MP@HL 的視頻解碼器。該解碼器中的各個模塊具有高內聚，低耦合的特點。只要各個模塊符合數據驅動的工作方式，模塊就能自我正常工作。由
上傳時間： 2013-06-19
上傳用戶：y562413679
ucos-ii 在各種芯片上的移植例子，很經典的。推薦下載。
上傳時間： 2013-07-10
上傳用戶：落到地上達一破爬
本文首先分析數字圖像壓縮技術的實際應用情況，相關的DVB技術標準和測試標準ETR290，進而提出了一個可適用于實際工作環境的語義分析模型框架；并在FPGA開發環境ISE中按照這個語義分析模型框架構造了一個具體的VHDL模型；同時利用工具軟件Synplify和modelsim完成軟件功能和時序仿真；然后設計相應的硬件測試平臺來驗證模塊功能。針對數字圖像技術實際應用環境的特點，本文提出了一種構建在嵌入式硬件平臺上的分析模塊，可實時分析MPEG-2傳輸流語法。通過連接TCP/IP網絡可實現24小時/7天長時間工作。模塊化的設計，使其可以安裝于各種設備或實際應用環境中的各關鍵節點，通過網絡傳輸到統一的服務器；同時該模塊可設置成不同的硬件觸發模式，使之成為故障傳感器。因此，該模塊適用于工程開通、快速故障監測、長時間監控等。通過與市場上專業測試設備性能進行比較，在測試精確性方面不占優勢，但在達到一定數量級的測試精度后，其廉價、簡易和無需維護的特點將呈現巨大的優勢。
上傳時間： 2013-04-24
上傳用戶：源弋弋
功UCOSII培訓教程------周立功μCOS-II培訓教程之工程模板
上傳時間： 2013-06-07
上傳用戶：ccclll
周立功μCOS-II程序設計基礎,值得新手學習。
上傳時間： 2013-04-24
上傳用戶：trepb001
H.264/AVC是國際電信聯盟與國際標準化組織/國際電工委員會聯合推出的活動圖像編碼標準，簡稱H.264。作為最新的國際視頻編碼標準，H.264/AVC與MPEG-4、H.263等視頻編碼標準相比，性能有了很大的提高，并已在流媒體、數字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。 本論文的研究課題是基于H.264/AVC視頻編碼標準的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自適應可變長編碼)編碼算法研究及FPGA實現。對于變換后的熵編碼，H.264/AVC支持兩種編碼模式：基于上下文的可變長編碼(CAVLC)和基于上下文的自適應算術編碼(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，盡管CAVLC算法也是采用了VLC編碼，但是同以往標準不同，它所有的編碼都是基于上下文進行。這種方法比傳統的查單一表的方法提高了編碼效率，但也增加了設計上的困難。 作者在全面學習H.264/AVC協議和深入研究CAVLC編碼算法的基礎上，確定了并行編碼的CAVLC編碼器結構框圖，并總結出了影響CAVLC編碼器實現的瓶頸。針對這些瓶頸，對CAVLC編碼器中的各個功能模塊進行了優化設計，這些優化設計包括多參考塊的表格預測法、快速查找表法、算術消除法等。最后，用Verilog硬件描述語言對所設計的CAVLC編碼器進行了描述，用EDA軟件對其主要功能模塊進行了仿真，并在Cyclone II系列EP2C20F484的FPGA上驗證了它們的功能。結果表明，該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實時通信要求，為整個CAVLC編碼器的實時通信提供了良好的基礎。
上傳時間： 2013-06-04
上傳用戶：libenshu01
<input id="uyyqg"></input>