用Verilog實現QPSK中的差分,擾碼,串并,解差分,解擾碼,解串并,用MUXPLUS2進行仿真
用Verilog實現QPSK中的差分,擾碼,串并,解差分,解擾碼,解串并,用MUXPLUS2進行仿真...
MUXPLUS2技術資料
?? 資源總數：5
?? MUXPLUS2全部資料 (5個)
基于MUXPLUS2的VHDL程序
基于MUXPLUS2的VHDL程序，實現音樂播放，...
vhdl實現的計數器,可以從0記到999,該代碼使用模塊化設計思想,開發工具muxplus2
vhdl實現的計數器,可以從0記到999,該代碼使用模塊化設計思想,開發工具muxplus2...
用EDA開發板實現的24小時計數時鐘
用EDA開發板實現的24小時計數時鐘，編程環境為MUXPLUS2....
用VHDL語言實現通用計算器設計
用VHDL語言實現通用計算器設計，MUXPLUS2軟件仿真驗證...