用Verilog實現QPSK中的差分,擾碼,串并,解差分,解擾碼,解串并,用muxplus2進行仿真
標簽： muxplus2 Verilog QPSK 差分
上傳時間： 2013-12-14
上傳用戶：nairui21
基于muxplus2的VHDL程序，實現音樂播放，
標簽： muxplus2 VHDL 程序
上傳時間： 2014-01-25
上傳用戶：sz_hjbf
vhdl實現的計數器,可以從0記到999,該代碼使用模塊化設計思想,開發工具muxplus2
標簽： muxplus2 vhdl 999 計數器
上傳時間： 2013-12-21
上傳用戶：lunshaomo
用EDA開發板實現的24小時計數時鐘，編程環境為muxplus2.
標簽： EDA 開發板 時鐘
上傳時間： 2016-12-19
上傳用戶：xaijhqx
用VHDL語言實現通用計算器設計，muxplus2軟件仿真驗證
標簽： VHDL 語言 計算器
上傳時間： 2013-12-06
上傳用戶：ve3344
蟲蟲下載站版權所有 京ICP備2021023401號-1
