亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Max-Int

  • Anti-SoftICE... ..Anti-SoftICE示例 ├──BackDoor...........SoftICE后門指令 ├──Service............判斷NTICE

    Anti-SoftICE... ..Anti-SoftICE示例 ├──BackDoor...........SoftICE后門指令 ├──Service............判斷NTICE服務是否運行 ├──UEF................利用UnhandledExceptionFilter檢測 └──INT41..............INT 41子類型

    標簽: Anti-SoftICE BackDoor SoftICE Service

    上傳時間: 2013-12-18

    上傳用戶:zhangzhenyu

  • Instead of finding the longest common subsequence, let us try to determine the length of the LCS.

    Instead of finding the longest common subsequence, let us try to determine the length of the LCS. 􀂄 Then tracking back to find the LCS. 􀂄 Consider a1a2…am and b1b2…bn. 􀂄 Case 1: am=bn. The LCS must contain am, we have to find the LCS of a1a2…am-1 and b1b2…bn-1. 􀂄 Case 2: am≠bn. Wehave to find the LCS of a1a2…am-1 and b1b2…bn, and a1a2…am and b b b b1b2…bn-1 Let A = a1 a2 … am and B = b1 b2 … bn 􀂄 Let Li j denote the length of the longest i,g g common subsequence of a1 a2 … ai and b1 b2 … bj. 􀂄 Li,j = Li-1,j-1 + 1 if ai=bj max{ L L } a≠b i-1,j, i,j-1 if ai≠j L0,0 = L0,j = Li,0 = 0 for 1≤i≤m, 1≤j≤n.

    標簽: the subsequence determine Instead

    上傳時間: 2013-12-17

    上傳用戶:evil

  • DEELX 正則表達式引擎(v1.2) DEELX 是一個在 C++ 環境下的與 Perl 兼容的正則表達式引擎。是 RegExLab 開展的一個研究開發項目。 基本特點: 支持與 Perl

    DEELX 正則表達式引擎(v1.2) DEELX 是一個在 C++ 環境下的與 Perl 兼容的正則表達式引擎。是 RegExLab 開展的一個研究開發項目。 基本特點: 支持與 Perl 兼容的正則表達式語法。 支持 IGNORECASE, SINGLELINE, MULTILINE 等常見匹配模式。 兼容性強,能在 vc6, vc7, vc8, gcc, Turbo C++ 等大多數 C++ 環境編譯。 支持命名分組,條件表達式,遞歸表達式等多種高級特性。(1.2版本新特點) 與 GRETA、boost 相比,DEELX 獨到之處: 完全使用模版庫編寫,支持 char, wchar_t, int 等以及其他基類型版本。 全部代碼位于一個頭文件(.h)中, 比任何引擎都使用簡單和方便。 支持從右向左匹配模式,可從文本結束位置向前搜索匹配。 可防止零長度子匹配循環無限次而產生的死循環。(1.2版本新特點)

    標簽: DEELX Perl RegExLab 1.2

    上傳時間: 2017-02-21

    上傳用戶:zhenyushaw

  • 4位電子智能密碼鎖

    4位電子智能密碼鎖,基于VHDL語言設計,MAX+PLUSⅡ環境下實現

    標簽: 電子 密碼鎖

    上傳時間: 2013-11-30

    上傳用戶:athjac

  • Verilog HDL的程式

    Verilog HDL的程式,上網找到SPI程式, vspi.v這程式相當好用可用來接收與傳送SPI,並且寫了一個傳輸信號測試,spidatasent.v這程式就是傳送的資料,分別為00 66... 01 77...... 02 55這樣的資料,並透過MAX+PULS II軟體進行模擬,而最外層的程式是test_createspi.v!

    標簽: Verilog HDL 程式

    上傳時間: 2017-03-06

    上傳用戶:onewq

  • Verilog是廣泛應用的硬件描述語言

    Verilog是廣泛應用的硬件描述語言,可以用在硬件設計流程的建模、綜合和模擬等多個階段。隨著硬件設計規模的不斷擴大,應用硬件描述語言進行描述的CPLD結構,成為設計專用集成電路和其他集成電路的主流。通過應用Verilog HDL對多功能電子鐘的設計,達到對Verilog HDL的理解,同時對CPLD器件進行簡要了解。 本文的研究內容包括: 對Altera公司Flex 10K系列的EPF10K 10簡要介紹,Altera公司軟件Max+plusⅡ簡要介紹和應用Verilog HDL對多功能電子鐘進行設計。

    標簽: Verilog 硬件描述語言

    上傳時間: 2017-03-06

    上傳用戶:epson850

  • 8位全加器的VHDL描述

    8位全加器的VHDL描述,可用MAX+plusⅡ運行測試

    標簽: VHDL 8位 全加器

    上傳時間: 2014-01-16

    上傳用戶:erkuizhang

  • 此壓縮文件解壓后為eclipse的一個工程需要導入使用

    此壓縮文件解壓后為eclipse的一個工程需要導入使用,同時用戶需要在SQL server里面建立一個名為mydb的數據庫,在此數據庫中建立一個名為mytable的表,列名為bookid(int 型),bookname(String 型),bookprice(float 型)。

    標簽: eclipse 解壓 工程

    上傳時間: 2013-12-27

    上傳用戶:英雄

  • 一道程序編譯順序的考題

    一道程序編譯順序的考題,涉及到函數調用的先后順序及運算符號的優先級等問題。下面我展開給你講。 C的程序編譯總是從main函數開始的,這道題的重點在“fun((int)fun(a+c,b),a-c)) ”語句。 系統首先要確定最外層 fun()函數的實參,第一個參數的確定需要遞歸調用fun()函數(不妨稱其為內層函數)。內層函數的兩個參數分別為x=a+b=2+8=10、y=b=5,執行函數體x+y=10+5=15,于是得外層函數的參數x=15。其另一個參數y=a-c=2-b=-6,再次執行函數體,得最終返回值x+y=15+(-6)=9。

    標簽: 程序編譯

    上傳時間: 2014-12-03

    上傳用戶:徐孺

  • 數碼管顯示

    數碼管顯示,溫度傳感,紅外感應,流水燈蜂鳴器,PS2,RS232的相關VHDL程序,已經在MAX-IIEPM570開發板上測試成功

    標簽: 數碼管顯示

    上傳時間: 2013-12-22

    上傳用戶:wsf950131

主站蜘蛛池模板: 邹平县| 贺兰县| 普洱| 张家口市| 寿宁县| 剑河县| 称多县| 弥渡县| 桐柏县| 杨浦区| 囊谦县| 青浦区| 咸丰县| 宽城| 综艺| 临湘市| 平凉市| 泗洪县| 云和县| 栖霞市| 石门县| 巩义市| 明光市| 宁国市| 枣庄市| 三河市| 日土县| 延边| 潮安县| 黄山市| 乐业县| 阿拉善左旗| 宝坻区| 东明县| 博野县| 吉林市| 延川县| 平泉县| 罗城| 文化| 荃湾区|