<strike id="ui0k8"></strike>
<li id="ui0k8"></li> LDPC(低密度奇偶校驗碼)編碼是提高通信質量和數據傳輸速率的關鍵技術。LDPC碼應用于實際通信系統是本課題的研究重點。實際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實現的前提下，結合連續相位MSK調制，滿足歸一化信噪比SNR=2dB時，系統誤碼率低于10-4。根據課題背景，本文主要研究基于FPGA的LDPC編碼器設計與實現。 LDPC碼的編碼復雜度往往與其幀長的平方成正比，編碼復雜度大，成為編碼硬件實現的一個障礙；論文針對實際系統的預期指標，通過對多種矩陣構造算法的預選方案及影響LDPC碼性能參數仿真分析，基于1/2碼率，1024和2048兩種幀長，設計了三種編碼器的備選方案，分別為直接下三角編碼器，串行準循環編碼器和二階準循環編碼器。 對于每種編碼器，分別設計了其整體結構，并對每種編碼器的功能模塊進行深入研究，設計完成后利用第3方軟件ModelSim對編碼器進行了時序仿真；根據時序仿真結果和綜合報告對三種編碼方案進行比較，最終選擇串行準循環編碼器作為硬件實現的編碼方案。 最后，在FPGA中硬件實現了串行準循環編碼器并對其進行測試，利用MATLAB仿真程序和串口通信工具最終驗證了這種編碼器的正確性和硬件可實現性。
上傳時間： 2013-08-02
上傳用戶：林魚2016
LDPC碼以其接近Shannon極限的優異性能在編碼界引起了轟動，成為研究的熱點。隨著研究的不斷深入和技術的發展，目前，LDPC碼已經被多個通信系統定為信道編碼方案，并被應用到第二代數字視頻廣播衛星(DVB—S2)通信系統中。由于LDPC碼譯碼過程中所涉及的數據量龐大，譯碼時序控制復雜，如何實現LDPC碼譯碼器成為了人們研究的重點。 論文以基于FPGA實現LDPC碼譯碼器為研究目標，主要對譯碼算法選擇、譯碼數據量化、定點數據表示方式、譯碼算法關鍵運算單元的FPGA設計和譯碼的時序控制進行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法，并對四種譯碼算法的糾錯性能和譯碼復雜度進行比較論證，選出適合硬件實現的譯碼方案。結合通信系統，對譯碼算法進行仿真分析，確定了譯碼算法的各個參數值和譯碼量化方案。 在系統仿真分析論證的基礎之上，以歸一化最小和譯碼算法為理論方案，利用硬件描述語言編寫譯碼功能模塊，并基于FPGA實現了固定譯碼長度的LDPC碼譯碼器，利用MATLAB和ModelSim分別對譯碼器進行了功能驗證和時序驗證，最后模擬通信系統完成了譯碼器的硬件測試。
上傳時間： 2013-04-24
上傳用戶：1234567890qqq
1993年，Turbo碼的提出，以其接近Shannon極限的優異的性能在編碼界引起了轟動，并成為研究的熱點。隨著研究的不斷深入和技術的發展，目前，Turbo碼已經應用到很多實際通信系統中。同時，如何實現Turbo碼編譯碼器成為了人們研究的重點。 論文以基于FPGA實現Turbo碼編譯碼器為研究目標，首先分析了Turbo碼的基本編譯碼原理和3GPP標準的Turbo碼編碼結構。然后分析了MAP譯碼算法，Log-MAP譯碼算法和Max-Log-MAP譯碼算法，接著仔細分析了對系統性能影響的各個參數并逐一進行選擇，最后對各個選擇的系統進行仿真，對仿真的結果進行比較論證，確定滿足系統性能要求的各個參數。 論文在系統仿真分析論證的基礎之上，進行了Turbo碼編碼器的設計實現和硬件測試，選擇Max-Log-MAP譯碼算法進行了Turbo碼譯碼器的FPGA設計實現和硬件測試。最后完成整個通信系統的搭建和調試。主要針對FPGA實現的數據量化、定點數據表示方式、Max-Log-MAP算法子譯碼器關鍵運算單元的FPGA設計和譯碼的時序控制進行了深入研究，完成了固定譯碼長度的Turbo碼譯碼器的FPGA設計實現，并利用ModelSim和MATLAB分別對譯碼器進行了時序功能驗證和FPGA定點仿真測試。
上傳時間： 2013-05-30
上傳用戶：www240697738
隨著集成電路頻率的提高和多核時代的到來，傳統的高速電互連技術面臨著越來越嚴重的瓶頸問題，而高速下的光互連具有電互連無法比擬的優勢，成為未來電互連的理想替代者，也成為科學研究的熱點問題。目前，由OIF(Optical Intemetworking Forum，光網絡論壇)論壇提出的甚短距離光互連協議，主要面向主干網，其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要，因此，研究定制一種適用于板級、芯片級的光互連協議具有非常重要的研究意義。 本論文將協議功能分為數據鏈路層和物理層來設計，鏈路層功能包括了協議原語設計，數據幀格式和數據傳輸流程設計，流量控制機制設計，協議通道初始化設計，錯誤檢測機制設計和空閑字符產生、時鐘補償方式設計；物理層功能包含了數據的串化和解串功能，多通道情況下的綁定功能，數據編解碼功能等。 然后，文章采用FPGA(Field Programmable Gate Array,現場可編程門陣列)技術實現了定制協議的單通道模式。重點是數據鏈路層的實現，物理層采用定制具備其功能的IP(Intellectual Property,知識產權)——RocketIO來實現。實現的過程中，采用了Xilinx公司的ISE(Integrated System Environment,集成開發環境)開發流程，使用的設計工具包括:ISE，ModelSim，Synplify Pro,ChipScope等。 最后，本文對實現的協議進行了軟件仿真和上扳測試，訪真和測試結果表明，實現的單通道模式，支持的最高串行頻率達到3.5GHz，完全滿足了光互連驗證系統初期的要求，同時由RocketIO的高速串行差分口得到的眼圖質量良好，表明對物理層IP的定制是成功的。
上傳時間： 2013-06-28
上傳用戶：guh000
擴頻通信具有較強的抗干擾、抗偵查和抗衰落能力,可以實現碼分多址,目前廣泛應用于通信抗干擾、衛星通信、導航、保密通信、測距和定位等各個方面。另外,隨著集成電路技術的飛速發展,數字接收機和軟件無線電也已經是現代通信研究的一個熱點。 本文正是順應這種發展趨勢,在某工程項目的通信分系統中建立CDMA直接序列擴頻通信系統。 本文作者承擔了多點無線擴頻通信系統的研究,建立了一個完整的仿真系統。提出了適合于本系統的實現算法,同時還建立了基于軟件無線電平臺的系統的全FPGA設計和實現,包括各個模塊的測試和整個系統的聯合測試。 文章的主要內容如下： 1.簡述了擴頻通信及軟件無線電的發展及現狀。 2. 對直擴系統的基本原理和系統中采用的相關關鍵技術進行了闡述。相關關鍵技術包括擴頻碼的研究和選取,擴頻碼同步的研究,包括捕獲算法和跟蹤算法的研究,以及自適應門限的研究。 3.詳細討論了該多點無線通信系統的設計與實現,提出了適合于本系統的算法。首先闡述了系統的總體設計方案和設計參數,接著分為物理層和鏈路層詳細闡述了各個模塊的設計與仿真,包括matlab仿真和ModelSim仿真,文中給出了大量的仿真結果圖。仿真結果證明算法的正確性,仿真性能也能滿足系統設計的要求。 4.介紹了該多點無線通信系統的硬件平臺與系統調試。首先介紹了系統的硬件平臺和硬件框圖,介紹了系統的相關器件及其配置,接著介紹了FPGA的開發流程、開發工具、設計原則及遇到的相關問題,最后介紹了系統的設計驗證與性能分析,給出了系統的調試方案和調試結果。 本文所討論的多點無線通信系統已經在某工程項目的通信分系統中實現。目前工作正常,性能良好,具有通用性、可移植性,有重要的理論及實用價值。
上傳時間： 2013-04-24
上傳用戶：wzr0701
H.264/AVC是ITU-T和ISO聯合推出的新標準，采用了近幾年視頻編碼方面的先進技術，以較高編碼效率和網絡友好性成為新一代國際視頻編碼標準。 本文以實現D1格式的H.264/AVC實時編碼器為目標，作者負責系統架構設計，軟硬件劃分以及部分模塊的硬件算法設計與實現。通過對H.264/AVC編碼器中主要模塊的算法復雜度的評估，算法特點的分析，同時考慮到編碼器系統的可伸縮性，可擴展性，本文采用了DSP+FPGA的系統架構。DSP充當核心處理器，而FPGA作為協處理器，針對編碼器中最復雜耗時的模塊一運動估計模塊，設計相應的硬件加速引擎，以提供編碼器所需要的實時性能。 H.264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案，其中一個主要的不同在于幀間預測采用了可變塊尺寸的運動估計，同時運動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用，以及更加精確的亞像素位置的預測，可以改善運動補償精度，提高圖像質量和編碼效率，但同時也大大增加了編碼器的復雜度，因此需要設計專門的硬件加速引擎。 本文給出了1/4像素精度的運動估計基于FPGA的硬件算法設計與實現，包括整像素搜索，像素插值，亞像素(1/2，1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設計中，將多處理器技術和流水線技術相結合，提供高性能的并行計算能力，同時，采用合理的存儲器組織結構以提供高數據吞吐量，滿足運算的帶寬要求，并使編碼器具有較好的可伸縮性。最后，在ModelSim環境下建立測試平臺，完成了對整個設計的RTL級的仿真驗證，并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進行優化，從而使工作頻率最終達到134MHz，分析數據表明該模塊能夠滿足編碼器的實時性要求。
上傳時間： 2013-07-24
上傳用戶：sn2080395
本文對基于FPGA的CCSDS圖像壓縮和AES加密算法的實現進行了研究。主要完成的工作有： (1)深入研究CCSDS圖像壓縮算法，并根據其編碼方案，設計并實現了相應的編解碼器。從算法性能和硬件實現復雜度兩個方面，將該算法與具有類似算法結構的JPEG2000和SPIHT圖像壓縮算法作比較分析； (2)利用硬件描述語言VerilogHDL實現CCSDS圖像壓縮算法和AES加密算法； (3)優化算法復雜度較大的功能模塊，如小波變換模塊等。使用雙端口內存模塊增加數據讀寫速度，利用DSP塊處理核心運算單元，從而很大程度上提高了模塊的運行速度，并降低了芯片的使用面積； (4)設計并實現系統的模塊級流水線，在幾乎不增加占用芯片面積的情況下，提高了系統的數據吞吐量； (5)在QuartusⅡ和ModelSim仿真環境下對該系統進行模塊級和系統級的功能仿真、時序仿真和驗證。在硬件系統測試階段，設計并實現FPGA與PC機的串口通信模塊，提高了系統驗證的工作效率。
上傳時間： 2013-05-19
上傳用戶：1757122702
本文重點研究的是補償編碼鍵控(CCK)的調制與解調算法原理，以及基于FPGA進行的系統設計實現。作為IEEE802.11b標準中關鍵的調制技術，CCK碼具有良好的相關特性，能夠在高速率傳輸數據的同時有效的克服多徑效應。本文首先對WLAN的結構和特點進行了簡單介紹，對其中的IEEE802.11b標準進行了研究，并著重分析了其物理層基帶部分的結構和規范。然后系統的介紹了CCK碼的特點，重點對11Mb/s模式下基于“基本CCK碼字集”的CCK調制原理和基于快速沃爾什變換(FWT)塊的CCK解調原理進行了分析討論。接下來通過在Matlab中對調制和解調方案的仿真，得到了正確的理論數據，并驗證了系統設計的可行性。最后在Xilinx公司的ISE6.2開發環境下，使用硬件描述語言Verilog HDL對CCK調制和解調系統在FPGA中進行了設計，然后將整個系統在ModelSim中進行了功能仿真。理論分析和仿真結果的比較表明系統設計是正確的，而且系統性能良好。 本文所設計的基于FPGA的CCK調制和解調系統具有集成度高、穩定性強和能夠在線軟件更新等特點。研究成果可以給將來設計更高性能、更高集成度的基帶WLAN芯片提供基礎。
上傳時間： 2013-06-02
上傳用戶：yoleeson
當前，片上系統(SOC)已成為系統實現的主流技術。流片風險與費用增加、上市時間壓力加大、產品功能愈加復雜等因素使得SOC產業逐漸劃分為IP提供者、SOC設計服務者和芯片集成者三個層次。SOC設計已走向基于IP集成的平臺設計階段，經過嚴格驗證質量可靠的IP核成為SOC產業中的重要一環。 GPIB控制器芯片是組建自動測試系統的核心，在測試領域應用廣泛。本人通過查閱大量的技術資料，分析了集成電路在國內外發展的最新動態，提出了基于FPGA的自主知識產權的GPIB控制器IP核的設計和實現。 本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對FPGA開發所具備的基本知識作了簡要介紹。文中對GPIB總線進行了簡單的描述，根據芯片設計的主要思想，重點在于論述怎樣用FPGA來實現IEEE-488.2協議，并詳細闡述了GPIB控制器的十種接口功能及其狀態機的IP核實現。同時，對數據通路也進行了較為細致的說明。在設計的時候采用基于模塊化設計思想，用VerilogHDL語言完成各模塊功能描述，通過Synplifv軟件的綜合，用ModelSim對設計進行了前、后仿真。最后利用生成的模塊符號采取類似畫電路圖的方法完成整個系統芯片的lP軟核設計，并用EDA工具下載到了FPGA上。 為了更好地驗證設計思想，借助EDA工具對GPIB控制器的工作狀態進行了軟件仿真，給出仿真結果，仿真波形驗證了GPIB控制器的工作符合預想。最后，本文對基于FPGA的GPIB控制器的IP核設計過程進行了總結，展望了當前GPIB控制器設計的發展趨勢，指出了開展進一步研究需要做的工作。
上傳時間： 2013-04-24
上傳用戶：rockjablew
隨著信息技術和電子技術的進步和日益成熟，計算機數據采集技術得到了廣泛應用。由于ISA數據采集卡的固有缺陷，PCI接口的數據采集卡將逐漸取代ISA數據采集卡，成為數據采集的主流。為了簡化PCI數據采集卡結構，提高數據采集可靠性，本文研究并開發了一種基于FPGA的PCI結構的數據采集卡系統。 論文對PCI對目標設備數據采集卡實現的原理和方法進行了深入研究，設計了基于FPGA的PCI數據采集卡的硬件電路，通過在FPGA中嵌入了PCI目標設備的IP核與用戶邏輯部分，構成了SOPC系統。使用Verilog硬件描述語言設計并實現了FPGA內部采集數據管理、數據管理寄存器和FIFO數據緩沖隊列等模塊電路。利用ModelSim對PCI系統進行了仿真。完成了系統硬件電路PCB板的設計，最終制作了PCI數據采集卡。 論文針對PCI結構的數據采集卡系統軟件需求，研究了WDM設備驅動軟件、Windows環境的簡易虛擬示波器以及簡易虛擬邏輯儀實現原理和方法。利用DriverStudio+Windows DDK for XP+VC6的軟件平臺，開發了WDM設備驅動程序。實現了Windows環境的簡易虛擬示波器，和簡易虛擬邏輯儀。系統測試結果表明該系統設計正確，系統運行穩定，功能和指標達到了設計要求。
上傳時間： 2013-07-22
上傳用戶：z754970244
