基于遺傳算法的組合邏輯電路的自動設計，依據給出的真值表，利用遺傳算法自動生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性，采用軟件實現的方法在速度上往往受到本質是串行計算的計算機制約，因此采用硬件化設計具有重要的意義。為了證明基于FPGA的遺傳算法的高效性，設計了遺傳算法的各個模塊，實現了基于FPGA的遺傳算法。
上傳時間： 2014-01-08
上傳用戶：909000580
針對科研實踐中需要采集大動態范圍模擬信號的問題，構建基于可變增益放大器8369的數字AGC系統。采用基于雙斜率濾波技術的設計，給出AGC控制算法的實現流程，利用Matlab仿真引入算例證明算法的可行性，并討論算法中關鍵參數取值對控制精度的影響。實際系統達到50dB動態范圍的設計目標。
上傳時間： 2013-12-22
上傳用戶：lx9076
為了提高電力系統負荷預測的精度與速度的需求，提出使用交替梯度算法改進徑向基函數（RBF） 神經網絡， 對天津市電網進行負荷預測。改進的算法與傳統梯度下降算法相比，具有更快的收斂速度和更高的預測精度。 仿真結果表明該算法具有可行性。
上傳時間： 2013-10-31
上傳用戶：waixingren
特點(FEATURES) 精確度0.1%滿刻度 (Accuracy 0.1%F.S.) 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 類比輸出功能(16 bit DAC isolating analog output function) 輸入/輸出1/輸出2絕緣耐壓2仟伏特/1分鐘(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 寬范圍交直流兩用電源設計(Wide input range for auxiliary power) 尺寸小,穩定性高(Dimension small and High stability)
上傳時間： 2013-11-24
上傳用戶：541657925
/*--------- 8051內核特殊功能寄存器 -------------*/ sfr ACC = 0xE0; //累加器 sfr B = 0xF0; //B 寄存器 sfr PSW = 0xD0; //程序狀態字寄存器 sbit CY = PSW^7; //進位標志位 sbit AC = PSW^6; //輔助進位標志位 sbit F0 = PSW^5; //用戶標志位0 sbit RS1 = PSW^4; //工作寄存器組選擇控制位 sbit RS0 = PSW^3; //工作寄存器組選擇控制位 sbit OV = PSW^2; //溢出標志位 sbit F1 = PSW^1; //用戶標志位1 sbit P = PSW^0; //奇偶標志位 sfr SP = 0x81; //堆棧指針寄存器 sfr DPL = 0x82; //數據指針0低字節 sfr DPH = 0x83; //數據指針0高字節 /*------------ 系統管理特殊功能寄存器 -------------*/ sfr PCON = 0x87; //電源控制寄存器 sfr AUXR = 0x8E; //輔助寄存器 sfr AUXR1 = 0xA2; //輔助寄存器1 sfr WAKE_CLKO = 0x8F; //時鐘輸出和喚醒控制寄存器 sfr CLK_DIV = 0x97; //時鐘分頻控制寄存器 sfr BUS_SPEED = 0xA1; //總線速度控制寄存器 /*----------- 中斷控制特殊功能寄存器 --------------*/ sfr IE = 0xA8; //中斷允許寄存器 sbit EA = IE^7; //總中斷允許位 sbit ELVD = IE^6; //低電壓檢測中斷控制位 8051
上傳時間： 2013-10-30
上傳用戶：yxgi5
#include<iom16v.h> #include<macros.h> #define uint unsigned int #define uchar unsigned char uint a,b,c,d=0; void delay(c) { for for(a=0;a<c;a++) for(b=0;b<12;b++); }; uchar tab[]={ 0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xf8,0x80,0x90,
上傳時間： 2013-10-21
上傳用戶：13788529953
本應用報告描述了一個基于MSP430F2274 超低功耗微控制器的簡易玻璃破碎檢測器。該算法基于一個典型玻璃破碎信號的譜分析。輸入信號在20 kHz 以內的頻譜被作為有效的玻璃破碎信號進行處理。
上傳時間： 2013-11-06
上傳用戶：pkzz021
提出一種基于凌陽單片機的步進電機加減速的控制方法。采用凌陽科技推出的16位結構工控單片機SPMC75F2413A為控制器，由Allegro公司生產的兩相步進電機專用驅動器件SLA7042M構成步進電機的驅動電路，在傳統的3段直線加減速控制算法基礎上增加至7段S形曲線加減速過程，控制步進電機的啟動和停止。實驗結果表明，該控制方法克服了直線加減速中不連續、易造成系統沖擊的問題，整個系統實現柔性控制，電機啟動、停止連續性能提高30%。 Abstract: The method of controlled stepping motor is referred based on SPMC75F2413A MCU， which adopts the 16 knots SPMC75F2413A MCU as the controller. The special-purpose actuation chip SLA7042M of two stepping motor produced by Allegro Corporation constituted to actuation electric circuit. The purpose of increasing to seven section of S shape curve based on the traditional three sections of straight line is to control the start and stop process of stepping motor. The experimental results show that the control method solves easy to pull-out and overshot problems. The overall system realizes flexible control， and the performance of motor start or stop continuity is increased 30%
上傳時間： 2013-12-08
上傳用戶：jiangfire
基于PIC單片機的低功耗讀卡器硬件設計:本文提出了一個完整的基于串口的智能讀卡器子系統設計方案并將其實現。讀卡器的設計突出了小型化的要求，全部器件使用貼片封裝。為了減小讀卡器的體積，設計中還使用了串口竊電的技術，使用串口信號線直接給讀卡器供電。為此，讀卡器使用了省電的設計，采用了省電的集成電路，并大膽簡化了許多傳統的設計電路。關鍵字： 讀卡器， 單片機， 串口竊電 Abstract： This paper aims to put forward a complete design of Smart IC card reader based onSerial Port and propose the way of realizing it for the purpose of Network Security. SMD isadopted to make Smart IC reader smaller in this design. To reduce the volume of Smart ICreader， Serial Port powered technology is employed to get power from the signal line of Serial Port. For this reason， low-power consumption components are adopted in the design and some traditional designs are simplified to reduce the power consumption.Keywords： Card Reader； Single-chip Computer； Serial Port Powered IC 卡系統保存了加密算法所需要的工作密鑰，供加密算法對網絡上傳輸的數據加密使用，是整個系統網絡安全的核心。在IC 卡子系統中，讀卡器是一個重要的部分。它起著管理IC卡、在IC 卡和PC或網絡計算機間傳遞數據的重要作用。本文以一片PIC單片機為核心完成了基于RS232 串口的讀卡器的硬件設計。
上傳時間： 2014-04-14
上傳用戶：wanghui2438
同步技術是跳頻系統的核心。本文針對FPGA的跳頻系統，設計了一種基于獨立信道法，同步字頭法和精準時鐘相結合的快速同步方法，同時設計了基于雙圖案的改進型獨立信道法，同步算法協議，協議幀格式等。該設計使用VHDL硬件語言實現，采用Altera公司的EP3C16E144C8作為核心芯片，并在此硬件平臺上進行了功能驗證。實際測試表明，該快速同步算法建立時間短、同步穩定可靠。
上傳時間： 2013-10-21
上傳用戶：JIMMYCB001
