Verilog HDL語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產(chǎn)生。
標簽： Verilog HDL 語言 編寫
上傳時間： 2015-07-18
上傳用戶：yulg
K條路 算法 計算最短路徑 CVC8
標簽： CVC8 算法 最短路徑 計算
上傳時間： 2015-07-19
上傳用戶：ma1301115706
一個用JAVA 寫的通過點擊放大的縮小字體的程序
標簽： JAVA 放大 字體 程序
上傳時間： 2015-07-21
上傳用戶：kbnswdifs
一個用VerilogHDL語言編寫的多路解復用器
標簽： VerilogHDL 語言 編寫 多路
上傳時間： 2013-12-16
上傳用戶：yph853211
一個8路鍵盤源程序，很簡單的，沒有用編碼，比較經(jīng)典好用！
標簽： 8路 鍵盤 源程序
上傳時間： 2014-12-03
上傳用戶：onewq
本軟件系統(tǒng)是使用GIS控件MapX在Visual Basic集成開發(fā)環(huán)境下開發(fā)的具有基本GIS功能的一個例子程序,基本功能有:選擇,放大,縮小,平移\量距離,自動標注等.
標簽： GIS Visual Basic MapX
上傳時間： 2014-01-13
上傳用戶：dongqiangqiang
這是我最近買的一套CPLD開發(fā)板VHDL源程序并附上開發(fā)板的原理圖,希望對你是一個很好的幫助!其中內(nèi)容為:8位優(yōu)先編碼器,乘法器,多路選擇器,二進制轉(zhuǎn)BCD碼,加法器,減法器,簡單狀態(tài)機,四位比較器,7段數(shù)碼管,i2c總線,lcd液晶顯示,撥碼開關,串口,蜂鳴器,矩陣鍵盤,跑馬燈,交通燈,數(shù)字時鐘.
標簽： CPLD VHDL BCD 開發(fā)板
上傳時間： 2015-07-23
上傳用戶：李夢晗
AT89c52單片機六路搶答器匯編語言文件
標簽： 89c c52 AT 89
上傳時間： 2015-07-24
上傳用戶：zgu489
參加挑戰(zhàn)杯之路 !經(jīng)典 ! 這我的親身體會哦! 希望能給大家以幫助!呵呵
標簽： 家
上傳時間： 2013-12-25
上傳用戶：270189020
北京理工大學計算機系的 并行計算的 講義 程序員通往架構師的必經(jīng)之路
標簽： 理工 大學 并行計算 架構
上傳時間： 2013-12-27
上傳用戶：yoleeson
蟲蟲下載站版權所有 京ICP備2021023401號-1
