<li id="6iag8"></li> 共集電極放大電路 共基極放大電路 放大電路三種組態(tài)的比較
上傳時(shí)間： 2014-12-23
上傳用戶：JIEWENYU
共射—共基放大電路 共集—共集放大電路
標(biāo)簽： 組合 放大電路 基礎(chǔ)知識(shí)
上傳時(shí)間： 2013-10-24
上傳用戶：woshini123456
虛短和虛斷的概念 由于運(yùn)放的電壓放大倍數(shù)很大，一般通用型運(yùn)算放大器的開(kāi)環(huán)電壓放大倍數(shù)都在80 dB以上。而運(yùn)放的輸出電壓是有限的，一般在 10 V～14 V。因此運(yùn)放的差模輸入電壓不足1 mV，兩輸入端近似等電位，相當(dāng)于 “短路”。開(kāi)環(huán)電壓放大倍數(shù)越大，兩輸入端的電位越接近相等。 “虛短”是指在分析運(yùn)算放大器處于線性狀態(tài)時(shí)，可把兩輸入端視為等電位，這一特性稱為虛假短路，簡(jiǎn)稱虛短。顯然不能將兩輸入端真正短路。 由于運(yùn)放的差模輸入電阻很大，一般通用型運(yùn)算放大器的輸入電阻都在1MΩ以上。因此流入運(yùn)放輸入端的電流往往不足1uA，遠(yuǎn)小于輸入端外電路的電流。故 通常可把運(yùn)放的兩輸入端視為開(kāi)路，且輸入電阻越大，兩輸入端越接近開(kāi)路。“虛斷”是指在分析運(yùn)放處于線性狀態(tài)時(shí)，可以把兩輸入端視為等效開(kāi)路，這一特性 稱為虛假開(kāi)路，簡(jiǎn)稱虛斷。顯然不能將兩輸入端真正斷路。 在分析運(yùn)放電路工作原理時(shí)，首先請(qǐng)各位暫時(shí)忘掉什么同向放大、反向放大，什么加法器、減法器，什么差動(dòng)輸入……暫時(shí)忘掉那些輸入輸出關(guān)系的公式……這些東東只會(huì)干擾你，讓你更糊涂﹔也請(qǐng)各位暫時(shí)不要理會(huì)輸入偏置電流、共模抑制比、失調(diào)電壓等電路參數(shù)，這是設(shè)計(jì)者要考慮的事情。我們理解的就是理想放大器(其實(shí)在維修中和大多數(shù)設(shè)計(jì)過(guò)程中，把實(shí)際放大器當(dāng)做理想放大器來(lái)分析也不會(huì)有問(wèn)題)。
標(biāo)簽： 運(yùn)算放大器 虛斷
上傳時(shí)間： 2013-11-04
上傳用戶：181992417
LC 正弦波振蕩電路 如果將該電路作為選頻網(wǎng)絡(luò)和正反饋，再加上基本放大電路和穩(wěn)幅電路就構(gòu)成LC正弦波振蕩電路。 將電容和電感并聯(lián)起來(lái)，在電容上施加一定電壓后可產(chǎn)生零輸入響應(yīng)。這種響應(yīng)在電容的電場(chǎng)和電感的磁場(chǎng)中交替轉(zhuǎn)換便可形成正弦波振蕩。 LC正弦波振蕩電路的選頻電路由電感和電容構(gòu)成，可以產(chǎn)生高頻振蕩(>1MHz)。
標(biāo)簽： 正弦波 振蕩電路 基礎(chǔ)知識(shí)
上傳時(shí)間： 2013-11-21
上傳用戶：gy592333
8.1 正弦波振蕩器的基本原理 8.2 RC正弦波振蕩電路 8.3 LC正弦波振蕩電路 8.4 石英晶體振蕩電路 8.5 電壓比較器 8.6 非正弦波發(fā)生電路
標(biāo)簽： 振蕩器
上傳時(shí)間： 2014-12-23
上傳用戶：yqs138168
一、實(shí)驗(yàn)?zāi)康? 1.觀察RC電路充放電過(guò)程，掌握時(shí)間常數(shù)的測(cè)量方法。 2.研究RC積分電路和微分電路的特點(diǎn)。 二、實(shí)驗(yàn)任務(wù) 1.觀察記錄圖示電路的放電過(guò)程。求出時(shí)間常數(shù)τ。 2.設(shè)計(jì)時(shí)間常數(shù)τ為1ms的RC積分電路和微分電路，用示波器觀察在脈沖信號(hào)源周期不同(與時(shí)間常數(shù)相比，即輸入脈沖寬度T<<τ、T=τ、T>>τ)時(shí)的電路輸出，記錄輸入、輸出波形。
標(biāo)簽： RC電路 暫態(tài)過(guò)程
上傳時(shí)間： 2013-10-25
上傳用戶：baitouyu
脈沖波形的產(chǎn)生和整形:介紹矩形脈沖波形的產(chǎn)生和整形電路。 在脈沖整形電路中。介紹了最常用的兩類整形電路——施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器電路。在本章的最后，討論了廣為應(yīng)用的555定時(shí)器和用它構(gòu)成施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器的方法。 7.1單穩(wěn)態(tài)觸發(fā)器 單穩(wěn)態(tài)觸發(fā)器的工作特性具有如下的顯著特點(diǎn)； 第一，它有穩(wěn)態(tài)和暫穩(wěn)態(tài)兩個(gè)不同的工作狀態(tài)； 第二，在外界觸發(fā)脈沖作用下，能從穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)，在暫穩(wěn)態(tài)維持一段時(shí)間以后，再自動(dòng)返問(wèn)穩(wěn)態(tài)； 第三，暫穩(wěn)態(tài)維持時(shí)間的長(zhǎng)短取決于電路本身的參數(shù)，與觸發(fā)脈沖的寬度和幅度無(wú)關(guān)。 由于具備這些特點(diǎn)。單穩(wěn)態(tài)觸發(fā)器被廣泛應(yīng)用于脈沖整形、延時(shí)(產(chǎn)生滯后于觸發(fā)脈沖的輸出脈沖)以及定時(shí)(產(chǎn)生固定時(shí)間寬度的脈沖信號(hào))等。 7.1.1脈沖波形的主要參數(shù) 獲取矩形脈沖波形的途徑不外乎有兩種：一種是利用各種形式的多諧振蕩器電路直接產(chǎn)生所需要的矩形脈沖，另一種則是通過(guò)各種整形電路把已有的周期性變化波形變換為符合要求的矩形脈沖。當(dāng)然，在采用整形的方法獲取矩形脈沖時(shí)，是以能夠找到頻率和幅度都符合要求的一種已有電壓信號(hào)為前提的。 在同步時(shí)序電路中，作為時(shí)鐘信號(hào)的矩形脈沖控制和協(xié)調(diào)著整個(gè)系統(tǒng)的工作。因此，時(shí)鐘脈沖的特性直接關(guān)系到系統(tǒng)能否正常地工作。為了定量描述矩形脈沖的特性，通常給出圖7-1 中所標(biāo)注的幾個(gè)主要參數(shù)。這些參數(shù)是： 脈沖周期 ——周期性重復(fù)的脈沖序列中，兩個(gè)相鄰脈沖之間的時(shí)間間隔。有時(shí)也使用頻率 表示單位時(shí)間內(nèi)脈沖重復(fù)的次數(shù)。
標(biāo)簽： 脈沖波形
上傳時(shí)間： 2013-10-08
上傳用戶：gai928943
摘要: 介紹了時(shí)鐘分相技術(shù)并討論了時(shí)鐘分相技術(shù)在高速數(shù)字電路設(shè)計(jì)中的作用。 關(guān)鍵詞: 時(shí)鐘分相技術(shù); 應(yīng)用 中圖分類號(hào): TN 79 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào): 025820934 (2000) 0620437203 時(shí)鐘是高速數(shù)字電路設(shè)計(jì)的關(guān)鍵技術(shù)之一, 系統(tǒng)時(shí)鐘的性能好壞, 直接影響了整個(gè)電路的 性能。尤其現(xiàn)代電子系統(tǒng)對(duì)性能的越來(lái)越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時(shí)鐘設(shè)計(jì)上面。但隨著系統(tǒng)時(shí)鐘頻率的升高。我們的系統(tǒng)設(shè)計(jì)將面臨一系列的問(wèn) 題。 1) 時(shí)鐘的快速電平切換將給電路帶來(lái)的串?dāng)_(Crosstalk) 和其他的噪聲。 2) 高速的時(shí)鐘對(duì)電路板的設(shè)計(jì)提出了更高的要求: 我們應(yīng)引入傳輸線(T ransm ission L ine) 模型, 并在信號(hào)的匹配上有更多的考慮。 3) 在系統(tǒng)時(shí)鐘高于100MHz 的情況下, 應(yīng)使用高速芯片來(lái)達(dá)到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個(gè)系統(tǒng)所需要的電流增大, 發(fā) 熱量增多, 對(duì)系統(tǒng)的穩(wěn)定性和集成度有不利的影響。 4) 高頻時(shí)鐘相應(yīng)的電磁輻射(EM I) 比較嚴(yán)重。 所以在高速數(shù)字系統(tǒng)設(shè)計(jì)中對(duì)高頻時(shí)鐘信號(hào)的處理應(yīng)格外慎重, 盡量減少電路中高頻信 號(hào)的成分, 這里介紹一種很好的解決方法, 即利用時(shí)鐘分相技術(shù), 以低頻的時(shí)鐘實(shí)現(xiàn)高頻的處 理。 1 時(shí)鐘分相技術(shù) 我們知道, 時(shí)鐘信號(hào)的一個(gè)周期按相位來(lái)分, 可以分為360°。所謂時(shí)鐘分相技術(shù), 就是把 時(shí)鐘周期的多個(gè)相位都加以利用, 以達(dá)到更高的時(shí)間分辨。在通常的設(shè)計(jì)中, 我們只用到時(shí)鐘 的上升沿(0 相位) , 如果把時(shí)鐘的下降沿(180°相位) 也加以利用, 系統(tǒng)的時(shí)間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時(shí)鐘分為4 個(gè)相位(0°、90°、180°和270°) , 系統(tǒng)的時(shí)間分辨就 可以提高為原來(lái)的4 倍(如圖1b 所示)。 以前也有人嘗試過(guò)用專門的延遲線或邏輯門延時(shí)來(lái)達(dá)到時(shí)鐘分相的目的。用這種方法產(chǎn)生的相位差不夠準(zhǔn)確, 而且引起的時(shí)間偏移(Skew ) 和抖動(dòng) (J itters) 比較大, 無(wú)法實(shí)現(xiàn)高精度的時(shí)間分辨。 近年來(lái)半導(dǎo)體技術(shù)的發(fā)展, 使高質(zhì)量的分相功能在一 片芯片內(nèi)實(shí)現(xiàn)成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優(yōu)異的時(shí)鐘 芯片。這些芯片的出現(xiàn), 大大促進(jìn)了時(shí)鐘分相技術(shù)在實(shí)際電 路中的應(yīng)用。我們?cè)谶@方面作了一些嘗試性的工作: 要獲得 良好的時(shí)間性能, 必須確保分相時(shí)鐘的Skew 和J itters 都 比較小。因此在我們的設(shè)計(jì)中, 通常用一個(gè)低頻、高精度的 晶體作為時(shí)鐘源, 將這個(gè)低頻時(shí)鐘通過(guò)一個(gè)鎖相環(huán)(PLL ) , 獲得一個(gè)較高頻率的、比較純凈的時(shí)鐘, 對(duì)這個(gè)時(shí)鐘進(jìn)行分相, 就可獲得高穩(wěn)定、低抖動(dòng)的分 相時(shí)鐘。 這部分電路在實(shí)際運(yùn)用中獲得了很好的效果。下面以應(yīng)用的實(shí)例加以說(shuō)明。2 應(yīng)用實(shí)例 2. 1 應(yīng)用在接入網(wǎng)中 在通訊系統(tǒng)中, 由于要減少傳輸 上的硬件開(kāi)銷, 一般以串行模式傳輸 圖3 時(shí)鐘分為4 個(gè)相位 數(shù)據(jù), 與其同步的時(shí)鐘信號(hào)并不傳輸。 但本地接收到數(shù)據(jù)時(shí), 為了準(zhǔn)確地獲取 數(shù)據(jù), 必須得到數(shù)據(jù)時(shí)鐘, 即要獲取與數(shù) 據(jù)同步的時(shí)鐘信號(hào)。在接入網(wǎng)中, 數(shù)據(jù)傳 輸?shù)慕Y(jié)構(gòu)如圖2 所示。 數(shù)據(jù)以68MBös 的速率傳輸, 即每 個(gè)bit 占有14. 7ns 的寬度, 在每個(gè)數(shù)據(jù) 幀的開(kāi)頭有一個(gè)用于同步檢測(cè)的頭部信息。我們要找到與它同步性好的時(shí)鐘信號(hào), 一般時(shí)間 分辨應(yīng)該達(dá)到1ö4 的時(shí)鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說(shuō), 系統(tǒng)時(shí)鐘頻率應(yīng)在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對(duì)整個(gè)系統(tǒng)設(shè)計(jì)帶來(lái)很多的困擾。 我們?cè)谶@里使用鎖相環(huán)和時(shí)鐘分相技術(shù), 將一個(gè)16MHz 晶振作為時(shí)鐘源, 經(jīng)過(guò)鎖相環(huán) 89429 升頻得到68MHz 的時(shí)鐘, 再經(jīng)過(guò)分相芯片AMCCS4405 分成4 個(gè)相位, 如圖3 所示。 我們只要從4 個(gè)相位的68MHz 時(shí)鐘中選擇出與數(shù)據(jù)同步性最好的一個(gè)。選擇的依據(jù)是: 在每個(gè)數(shù)據(jù)幀的頭部(HEAD) 都有一個(gè)8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個(gè)相位的時(shí)鐘去鎖存數(shù)據(jù), 如果經(jīng)某個(gè)時(shí)鐘鎖存后的數(shù)據(jù)在這個(gè)指定位置最先檢測(cè)出這 個(gè)KWD, 就認(rèn)為下一相位的時(shí)鐘與數(shù)據(jù)的同步性最好(相關(guān))。 根據(jù)這個(gè)判別原理, 我們?cè)O(shè)計(jì)了圖4 所示的時(shí)鐘分相選擇電路。 在板上通過(guò)鎖相環(huán)89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時(shí)鐘: 用這4 個(gè) 時(shí)鐘分別將輸入數(shù)據(jù)進(jìn)行移位, 將移位的數(shù)據(jù)與KWD 作比較, 若至少有7bit 符合, 則認(rèn)為檢 出了KWD。將4 路相關(guān)器的結(jié)果經(jīng)過(guò)優(yōu)先判選控制邏輯, 即可輸出同步性最好的時(shí)鐘。這里, 我們運(yùn)用AMCC 公司生產(chǎn)的 S4405 芯片, 對(duì)68MHz 的時(shí)鐘進(jìn)行了4 分 相, 成功地實(shí)現(xiàn)了同步時(shí)鐘的獲取, 這部分 電路目前已實(shí)際地應(yīng)用在某通訊系統(tǒng)的接 入網(wǎng)中。 2. 2 高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用 高速、高精度的模擬- 數(shù)字變換 (ADC) 一直是高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵部 分。高速的ADC 價(jià)格昂貴, 而且系統(tǒng)設(shè)計(jì) 難度很高。以前就有人考慮使用多個(gè)低速 圖5 分相技術(shù)應(yīng)用于采集系統(tǒng) ADC 和時(shí)鐘分相, 用以替代高速的ADC, 但由 于時(shí)鐘分相電路產(chǎn)生的相位不準(zhǔn)確, 時(shí)鐘的 J itters 和Skew 比較大(如前述) , 容易產(chǎn)生較 大的孔徑晃動(dòng)(Aperture J itters) , 無(wú)法達(dá)到很 好的時(shí)間分辨。 現(xiàn)在使用時(shí)鐘分相芯片, 我們可以把分相 技術(shù)應(yīng)用在高速數(shù)據(jù)采集系統(tǒng)中: 以4 分相后 圖6 分相技術(shù)提高系統(tǒng)的數(shù)據(jù)采集率 的80MHz 采樣時(shí)鐘分別作為ADC 的 轉(zhuǎn)換時(shí)鐘, 對(duì)模擬信號(hào)進(jìn)行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號(hào)經(jīng)過(guò) 緩沖、調(diào)理, 送入ADC 進(jìn)行模數(shù)轉(zhuǎn)換, 采集到的數(shù)據(jù)寫入存儲(chǔ)器(M EM )。各個(gè) 采集通道采集的是同一信號(hào), 不過(guò)采樣 點(diǎn)依次相差90°相位。通過(guò)存儲(chǔ)器中的數(shù) 據(jù)重組, 可以使系統(tǒng)時(shí)鐘為80MHz 的采 集系統(tǒng)達(dá)到320MHz 數(shù)據(jù)采集率(如圖6 所示)。 3 總結(jié) 靈活地運(yùn)用時(shí)鐘分相技術(shù), 可以有效地用低頻時(shí)鐘實(shí)現(xiàn)相當(dāng)于高頻時(shí)鐘的時(shí)間性能, 并 避免了高速數(shù)字電路設(shè)計(jì)中一些問(wèn)題, 降低了系統(tǒng)設(shè)計(jì)的難度。
標(biāo)簽： 時(shí)鐘 分相 技術(shù)應(yīng)用
上傳時(shí)間： 2013-12-17
上傳用戶：xg262122
第四章 信號(hào)分離電路 第四章 信號(hào)分離電路 第一節(jié) 濾波器的基本知識(shí)一、濾波器的功能和類型1、功能：濾波器是具有頻率選擇作用的電路或運(yùn)算處理系統(tǒng)，具有濾除噪聲和分離各種不同信號(hào)的功能。2、類型：按處理信號(hào)形式分：模擬濾波器和數(shù)字濾波器按功能分：低通、高通、帶通、帶阻按電路組成分：LC無(wú)源、RC無(wú)源、由特殊元件構(gòu)成的無(wú)源濾波器、RC有源濾波器按傳遞函數(shù)的微分方程階數(shù)分：一階、二階、高階第一節(jié) 濾波器的基本知識(shí) 第一節(jié) 濾波器的基本知識(shí)二、模擬濾波器的傳遞函數(shù)與頻率特性（一）模擬濾波器的傳遞函數(shù)模擬濾波電路的特性可由傳遞函數(shù)來(lái)描述。傳遞函數(shù)是輸出與輸入信號(hào)電壓或電流拉氏變換之比。經(jīng)分析，任意個(gè)互相隔離的線性網(wǎng)絡(luò)級(jí)聯(lián)后，總的傳遞函數(shù)等于各網(wǎng)絡(luò)傳遞函數(shù)的乘積。這樣，任何復(fù)雜的濾波網(wǎng)絡(luò)，可由若干簡(jiǎn)單的一階與二階濾波電路級(jí)聯(lián)構(gòu)成。 第一節(jié) 濾波器的基本知識(shí)（二）模擬濾波器的頻率特性模擬濾波器的傳遞函數(shù)H(s)表達(dá)了濾波器的輸入與輸出間的傳遞關(guān)系。若濾波器的輸入信號(hào)Ui是角頻率為w的單位信號(hào)，濾波器的輸出Uo(jw)=H(jw)表達(dá)了在單位信號(hào)輸入情況下的輸出信號(hào)隨頻率變化的關(guān)系，稱為濾波器的頻率特性函數(shù)，簡(jiǎn)稱頻率特性。頻率特性H(jw)是一個(gè)復(fù)函數(shù)，其幅值A(chǔ)(w)稱為幅頻特性，其幅角∮(w)表示輸出信號(hào)的相位相對(duì)于輸入信號(hào)相位的變化，稱為相頻特性。
上傳時(shí)間： 2014-12-23
上傳用戶：wutong
Construction Strategy of ESD Protection CircuitAbstract： The principles used to construct ESD protection on circuits and the basic conceptions of ESD protection design are presented.Key words：ESD protection/On circuit, ESD design window, ESD current path1 引言靜電放電（ESD，Electrostatic Discharge）給電子器件環(huán)境會(huì)帶來(lái)破壞性的后果。它是造成集成電路失效的主要原因之一。隨著集成電路工藝不斷發(fā)展，互補(bǔ)金屬氧化物半導(dǎo)體（CMOS，Complementary Metal-Oxide Semiconductor）的特征尺寸不斷縮小，金屬氧化物半導(dǎo)體(MOS, Metal-Oxide Semiconductor)的柵氧厚度越來(lái)越薄，MOS 管能承受的電流和電壓也越來(lái)越小，因此要進(jìn)一步優(yōu)化電路的抗ESD 性能，需要從全芯片ESD 保護(hù)結(jié)構(gòu)的設(shè)計(jì)來(lái)進(jìn)行考慮。
標(biāo)簽： Construction Strategy ESD of
上傳時(shí)間： 2013-11-09
上傳用戶：Aidane
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<dfn id="oy8oa"></dfn>