PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
PCB設計問題集錦 問：PCB圖中各種字符往往容易疊加在一起，或者相距很近，當板子布得很密時，情況更加嚴重。當我用Verify Design進行檢查時，會產(chǎn)生錯誤，但這種錯誤可以忽略。往往這種錯誤很多，有幾百個，將其他更重要的錯誤淹沒了，如何使Verify Design會略掉這種錯誤，或者在眾多的錯誤中快速找到重要的錯誤。 答：可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯誤數(shù)目。但一定要檢查是否真正屬于不需要的文字。 問： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：這是有關制造方面的一個檢查，您沒有相關設定，所以可以不檢查。 問： 怎樣導出jop文件？答：應該是JOB文件吧？低版本的powerPCB與PADS使用JOB文件?，F(xiàn)在只能輸出ASC文件，方法如下STEP：FILE/EXPORT/選擇一個asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點擊OK/完成然后在低版本的powerPCB與PADS產(chǎn)品中Import保存的ASC文件，再保存為JOB文件。 問： 怎樣導入reu文件？答：在ECO與Design 工具盒中都可以進行，分別打開ECO與Design 工具盒，點擊右邊第2個圖標就可以。 問： 為什么我在pad stacks中再設一個via:1(如附件）和默認的standardvi(如附件）在布線時V選擇1，怎么布線時按add via不能添加進去這是怎么回事，因為有時要使用兩種不同的過孔。答：PowerPCB中有多個VIA時需要在Design Rule下根據(jù)信號分別設置VIA的使用條件，如電源類只能用Standard VIA等等，這樣操作時就比較方便。詳細設置方法在PowerPCB軟件通中有介紹。 問：為什么我把On-line DRC設置為prevent..移動元時就會彈出(圖2),而你們教程中也是這樣設置怎么不會呢?答：首先這不是錯誤,出現(xiàn)的原因是在數(shù)據(jù)中沒有BOARD OUTLINE.您可以設置一個,但是不使用它作為CAM輸出數(shù)據(jù). 問：我用ctrl+c復制線時怎設置原點進行復制，ctrl+v粘帖時總是以最下面一點和最左邊那一點為原點 答： 復制布線時與上面的MOVE MODE設置沒有任何關系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹. 問：用(圖4)進行修改線時拉起時怎總是往左邊拉起(圖5)，不知有什么辦法可以輕易想拉起左就左，右就右。答： 具體條件不明,請檢查一下您的DESIGN GRID,是否太大了. 問： 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會有一條不能和在一起，而你教程里都會好好的(圖8)答：這可能還是與您的GRID 設置有關,不過沒有問題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺,每個軟件都不相同,所以需要多練習。 問： 尊敬的老師:您好！這個圖已經(jīng)畫好了，但我只對（如圖1）一種的完全間距進行檢查，怎么錯誤就那么多，不知怎么改進。請老師指點。這個圖在附件中請老師幫看一下，如果還有什么問題請指出來，本人在改進。謝！?。。?！答：請注意您的DRC SETUP窗口下的設置是錯誤的,現(xiàn)在選中的SAME NET是對相同NET進行檢查,應該選擇NET TO ALL.而不是SAME NET有關各項參數(shù)的含義請仔細閱讀第5部教程. 問： U101元件已建好，但元件框的拐角處不知是否正確，請幫忙CHECK 答：元件框等可以通過修改編輯來完成。問： U102和U103元件沒建完全，在自動建元件參數(shù)中有幾個不明白：如：SOIC--》silk screen欄下spacing from pin與outdent from first pin對應U102和U103元件應寫什么數(shù)值，還有這兩個元件SILK怎么自動設置，以及SILK內(nèi)有個圓圈怎么才能畫得與該元件參數(shù)一致。 答：Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點間的距離.請根據(jù)元件資料自己計算。
上傳時間： 2013-10-07
上傳用戶：comer1123
pads綠色版
上傳時間： 2013-11-16
上傳用戶：hebmuljb
資料介紹說明： Protel文件轉換成PowerPCB程序，安裝說明： systemdir用于設置程序文件和字體文件路徑。libdir設置轉換后的庫文件缺省保存路徑，filedir設置轉換后PCB文件缺省保存路徑，可以根據(jù)個人情況在PowerPCB.INI中更改相應的路徑。
上傳時間： 2013-10-21
上傳用戶：gmh1314
PADS-2007高速電路板設計
上傳時間： 2015-01-01
上傳用戶：18710733152
PADS Logic_Layout原理圖與電路板設計
標簽： Logic_Layout PADS 原理圖 電路板設計
上傳時間： 2013-11-01
上傳用戶：清風冷雨
PADS LAYOUT 設計等長方法
上傳時間： 2013-10-23
上傳用戶：jisujeke
PowerPCB 為用戶提供了一套快捷命令?？旖菝钪饕糜谀切┰谠O計過程需頻繁更改設定的操作，如改變線寬、布線層、改變設計Grid 等都可以通過快捷命令來實現(xiàn)?？旖菝蠲畹牟僮鞣椒ㄈ缦拢簭逆I盤上輸入命令字符串，按照格式輸入數(shù)值，然后再輸入回車鍵即可。
上傳時間： 2013-11-18
上傳用戶：sunjet
如何把由Protel99se PCB轉換的PADS PCB的元件加上Value屬性
上傳時間： 2013-11-14
上傳用戶：jshailingzzh
網(wǎng)上瘋傳的Excel BOM經(jīng)典腳本，相信諸位PADS用戶再熟悉不過了吧！ 但是它還有缺點： 1.元件封裝不能轉換。(元件位號為R/C/L的0402/063/0805/1206封裝自動轉換統(tǒng)一的對應封裝，以方便統(tǒng)計。) 2.元件參數(shù)轉換。(電阻的轉換0R時由0mR修正為0R,KR/MR修正為K/M。) 3.不能按元件的SMD屬性來分類統(tǒng)計。 4.有些公司在制作PADS庫元件時，已經(jīng)為元件建立了Part ID。導出BOM時需要元件的Part ID屬性。 5.不能導出元件坐標。（本人改進導出元件幾何中心坐標，以便貼片生產(chǎn)之用。） 6.不能導出跳線。 7.不能支持WPS。 8.不能自定義導出元件的Part ID屬性。 9.不能自定義位號之間連接符號。 10.導出BOM特殊字符亂碼，比如常見的±/µ/Ω等。（PADS9.5在中文狀態(tài)下導出BOM就不會亂碼， 暫時還沒有更好的解決辦法，不過可以在Excel中替換解決。） 11.加載與運行腳本步驟繁冗；運行速度比較慢。（本人改進的代碼速度絕對不會比之前的慢。）
上傳時間： 2015-01-01
上傳用戶：rolypoly152
