PCB設(shè)計(jì)問(wèn)題集錦
問(wèn):
PCB圖中各種字符往往容易疊加在一起,或者相距很近,當(dāng)板子布得很密時(shí),情況更加嚴(yán)重。當(dāng)我用Verify Design進(jìn)行檢查時(shí),會(huì)產(chǎn)生錯(cuò)誤,但這種錯(cuò)誤可以忽略。往往這種錯(cuò)誤很多,有幾百個(gè),將其他更重要的錯(cuò)誤淹沒(méi)了,如何使Verify Design會(huì)略掉這種錯(cuò)誤,或者在眾多的錯(cuò)誤中快速找到重要的錯(cuò)誤。
答:
可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯(cuò)誤數(shù)目。但一定要檢查是否真正屬于不需要的文字。
問(wèn):
What’s mean of below warning:
(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.
答:
這是有關(guān)制造方面的一個(gè)檢查,您沒(méi)有相關(guān)設(shè)定,所以可以不檢查。
問(wèn):
怎樣導(dǎo)出jop文件?
答:
應(yīng)該是JOB文件吧?低版本的powerPCB與PADS使用JOB文件。現(xiàn)在只能輸出ASC文件,方法如下
STEP:FILE/EXPORT/選擇一個(gè)asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下
選Current比較好/點(diǎn)擊OK/完成
然后在低版本的powerPCB與PADS產(chǎn)品中Import保存的ASC文件,再保存為JOB文件。
問(wèn):
怎樣導(dǎo)入reu文件?
答:
在ECO與Design 工具盒中都可以進(jìn)行,分別打開(kāi)ECO與Design 工具盒,點(diǎn)擊右邊第2個(gè)圖標(biāo)就可以。
問(wèn):
為什么我在pad stacks中再設(shè)一個(gè)via:1(如附件)和默認(rèn)的standardvi(如附件)在布線時(shí)V選擇1,怎么布線時(shí)按add via不能添加進(jìn)去這是怎么回事,因?yàn)橛袝r(shí)要使用兩種不同的過(guò)孔。
答:
PowerPCB中有多個(gè)VIA時(shí)需要在Design Rule下根據(jù)信號(hào)分別設(shè)置VIA的使用條件,如電源類只能用Standard VIA等等,這樣操作時(shí)就比較方便。詳細(xì)設(shè)置方法在PowerPCB軟件通中有介紹。
問(wèn):
為什么我把On-line DRC設(shè)置為prevent..移動(dòng)元時(shí)就會(huì)彈出(圖2),而你們教程中也是這樣設(shè)置怎么不會(huì)呢?
答:
首先這不是錯(cuò)誤,出現(xiàn)的原因是在數(shù)據(jù)中沒(méi)有BOARD OUTLINE.您可以設(shè)置一個(gè),但是不使用它作為CAM輸出數(shù)據(jù).
問(wèn):
我用ctrl+c復(fù)制線時(shí)怎設(shè)置原點(diǎn)進(jìn)行復(fù)制,ctrl+v粘帖時(shí)總是以最下面一點(diǎn)和最左邊那一點(diǎn)為原點(diǎn)
答:
復(fù)制布線時(shí)與上面的MOVE MODE設(shè)置沒(méi)有任何關(guān)系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹.
問(wèn):
用(圖4)進(jìn)行修改線時(shí)拉起時(shí)怎總是往左邊拉起(圖5),不知有什么辦法可以輕易想拉起左就左,右就右。
答:
具體條件不明,請(qǐng)檢查一下您的DESIGN GRID,是否太大了.
問(wèn):
好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會(huì)有一條不能和在一起,而你教程里都會(huì)好好的(圖8)
答:
這可能還是與您的GRID 設(shè)置有關(guān),不過(guò)沒(méi)有問(wèn)題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺(jué),每個(gè)軟件都不相同,所以需要多練習(xí)。
問(wèn):
尊敬的老師:
您好!
這個(gè)圖已經(jīng)畫好了,但我只對(duì)(如圖1)一種的完全間距進(jìn)行檢查,怎么錯(cuò)誤就那么多,不知怎么改進(jìn)。請(qǐng)老師指點(diǎn)。這個(gè)圖在附件中請(qǐng)老師幫看一下,如果還有什么問(wèn)題請(qǐng)指出來(lái),本人在改進(jìn)。謝!!!!!
答:
請(qǐng)注意您的DRC SETUP窗口下的設(shè)置是錯(cuò)誤的,現(xiàn)在選中的SAME NET是對(duì)相同NET進(jìn)行檢查,應(yīng)該選擇NET TO ALL.而不是SAME NET有關(guān)各項(xiàng)參數(shù)的含義請(qǐng)仔細(xì)閱讀第5部教程.
問(wèn):
U101元件已建好,但元件框的拐角處不知是否正確,請(qǐng)幫忙CHECK
答:
元件框等可以通過(guò)修改編輯來(lái)完成。
問(wèn):
U102和U103元件沒(méi)建完全,在自動(dòng)建元件參數(shù)中有幾個(gè)不明白:如:
SOIC--》silk screen欄下spacing from pin與outdent from first pin
對(duì)應(yīng)U102和U103元件應(yīng)寫什么數(shù)值,還有這兩個(gè)元件SILK怎么自動(dòng)設(shè)置,
以及SILK內(nèi)有個(gè)圓圈怎么才能畫得與該元件參數(shù)一致。
答:
Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin
是第一PIN與SILK端點(diǎn)間的距離.請(qǐng)根據(jù)元件資料自己計(jì)算。
資源簡(jiǎn)介:PCB設(shè)計(jì)問(wèn)題集錦 問(wèn):PCB圖中各種字符往往容易疊加在一起,或者相距很近,當(dāng)板子布得很密時(shí),情況更加嚴(yán)重。當(dāng)我用Verify Design進(jìn)行檢查時(shí),會(huì)產(chǎn)生錯(cuò)誤,但這種錯(cuò)誤可以忽略。往往這種錯(cuò)誤很多,有幾百個(gè),將其他更重要的錯(cuò)誤淹沒(méi)了,如何使Verify Design會(huì)...
上傳時(shí)間: 2013-10-07
上傳用戶:comer1123
資源簡(jiǎn)介:PCB設(shè)計(jì)問(wèn)題集錦 問(wèn):PCB圖中各種字符往往容易疊加在一起,或者相距很近,當(dāng)板子布得很密時(shí),情況更加嚴(yán)重。當(dāng)我用Verify Design進(jìn)行檢查時(shí),會(huì)產(chǎn)生錯(cuò)誤,但這種錯(cuò)誤可以忽略。往往這種錯(cuò)誤很多,有幾百個(gè),將其他更重要的錯(cuò)誤淹沒(méi)了,如何使Verify Design會(huì)...
上傳時(shí)間: 2014-01-03
上傳用戶:Divine
資源簡(jiǎn)介:PCB設(shè)計(jì)問(wèn)題集
上傳時(shí)間: 2015-06-10
上傳用戶:linlin
資源簡(jiǎn)介:002-PCB設(shè)計(jì)問(wèn)題,電子設(shè)計(jì)競(jìng)賽培訓(xùn)資料
上傳時(shí)間: 2021-11-13
上傳用戶:qdxqdxqdxqdx
資源簡(jiǎn)介:PCB設(shè)計(jì)規(guī)范,怎樣將PROTEL格式的文件轉(zhuǎn)換為AUTOCAD格式并打印,如何在Word文檔中插入Protel 98電路圖 ,protel應(yīng)用常見(jiàn)問(wèn)題,PROTEL軟件使用的誤區(qū)及幾個(gè)不易搞清的概念,protel元件封裝總結(jié) ,Protel繪圖經(jīng)談
上傳時(shí)間: 2013-06-05
上傳用戶:shus521
資源簡(jiǎn)介:傳感器與自動(dòng)檢測(cè)技術(shù)演示教程 PPT格式
上傳時(shí)間: 2013-07-16
上傳用戶:eeworm
資源簡(jiǎn)介:介紹了Protel使用中常見(jiàn)的問(wèn)題包括Protel使用的60個(gè)問(wèn)題和解答和PCB設(shè)計(jì)指引
上傳時(shí)間: 2013-09-11
上傳用戶:我們的船長(zhǎng)
資源簡(jiǎn)介:PCB設(shè)計(jì)相關(guān)經(jīng)驗(yàn)分享及PCB新手在PCB設(shè)計(jì)中應(yīng)該注意的問(wèn)題
上傳時(shí)間: 2013-11-05
上傳用戶:w50403
資源簡(jiǎn)介:PCB設(shè)計(jì)制造常見(jiàn)問(wèn)題,PCB設(shè)計(jì)必備
上傳時(shí)間: 2014-12-24
上傳用戶:源碼3
資源簡(jiǎn)介:PCB設(shè)計(jì)制造常見(jiàn)問(wèn)題
上傳時(shí)間: 2013-10-12
上傳用戶:縹緲
資源簡(jiǎn)介:高速PCB設(shè)計(jì)常見(jiàn)問(wèn)題
上傳時(shí)間: 2013-11-04
上傳用戶:283155731
資源簡(jiǎn)介:在PCB設(shè)計(jì)中經(jīng)常會(huì)碰到一些棘手的問(wèn)題,特別對(duì)于初學(xué)者來(lái)說(shuō),因此把常見(jiàn)問(wèn)題加以匯總,希望對(duì)大家有用。
上傳時(shí)間: 2013-10-15
上傳用戶:cange111
資源簡(jiǎn)介:? PCB 設(shè)計(jì)對(duì)于電路設(shè)計(jì)而言越來(lái)越重要。但不少設(shè)計(jì)者往往只注重原理設(shè)計(jì),而對(duì)PCB 板的設(shè)計(jì)布局考慮不多,因此在完成的電路設(shè)計(jì)中常會(huì)出現(xiàn)EMC 問(wèn)題。文中從射頻電路的特性出發(fā),闡述了射頻電路PCB 設(shè)計(jì)中需要注意的一些問(wèn)題。
上傳時(shí)間: 2013-10-24
上傳用戶:jiangxiansheng
資源簡(jiǎn)介:PCB設(shè)計(jì)相關(guān)經(jīng)驗(yàn)分享及PCB新手在PCB設(shè)計(jì)中應(yīng)該注意的問(wèn)題
上傳時(shí)間: 2013-11-25
上傳用戶:chongchong1234
資源簡(jiǎn)介:PCB設(shè)計(jì)制造常見(jiàn)問(wèn)題,PCB設(shè)計(jì)必備
上傳時(shí)間: 2015-01-01
上傳用戶:kristycreasy
資源簡(jiǎn)介:PCB設(shè)計(jì)制造常見(jiàn)問(wèn)題
上傳時(shí)間: 2013-11-10
上傳用戶:ysjing
資源簡(jiǎn)介:高速PCB設(shè)計(jì)常見(jiàn)問(wèn)題
上傳時(shí)間: 2015-01-01
上傳用戶:guojin_0704
資源簡(jiǎn)介:在PCB設(shè)計(jì)中經(jīng)常會(huì)碰到一些棘手的問(wèn)題,特別對(duì)于初學(xué)者來(lái)說(shuō),因此把常見(jiàn)問(wèn)題加以匯總,希望對(duì)大家有用。
上傳時(shí)間: 2015-01-01
上傳用戶:水中浮云
資源簡(jiǎn)介:? PCB 設(shè)計(jì)對(duì)于電路設(shè)計(jì)而言越來(lái)越重要。但不少設(shè)計(jì)者往往只注重原理設(shè)計(jì),而對(duì)PCB 板的設(shè)計(jì)布局考慮不多,因此在完成的電路設(shè)計(jì)中常會(huì)出現(xiàn)EMC 問(wèn)題。文中從射頻電路的特性出發(fā),闡述了射頻電路PCB 設(shè)計(jì)中需要注意的一些問(wèn)題。
上傳時(shí)間: 2013-10-24
上傳用戶:cccole0605
資源簡(jiǎn)介:在PCB設(shè)計(jì)中的電磁兼容問(wèn)題,自行翻譯的德州儀器的技術(shù)文檔,對(duì)于高速電路板的設(shè)計(jì)很有指導(dǎo)意義
上傳時(shí)間: 2014-01-19
上傳用戶:xyipie
資源簡(jiǎn)介:高速PCB設(shè)計(jì)常見(jiàn)問(wèn)題,有興趣的朋友這下子可算是有福氣了。
上傳時(shí)間: 2013-12-26
上傳用戶:fanboynet
資源簡(jiǎn)介:PCB設(shè)計(jì)問(wèn)與答 問(wèn)答設(shè)計(jì)到了PCB設(shè)計(jì)中的諸多因素 對(duì)很多關(guān)鍵的問(wèn)題都有精辟的回答
上傳時(shí)間: 2016-01-09
上傳用戶:D&L37
資源簡(jiǎn)介:高速的PCB設(shè)計(jì)注意的問(wèn)題,在高頻的電路設(shè)計(jì)中十分有用,注意到此可以減輕很多任務(wù)!
上傳時(shí)間: 2017-01-10
上傳用戶:zhangyigenius
資源簡(jiǎn)介:介紹了Protel使用中常見(jiàn)的問(wèn)題包括Protel使用的60個(gè)問(wèn)題和解答和PCB設(shè)計(jì)指引
上傳時(shí)間: 2014-01-30
上傳用戶:qw12
資源簡(jiǎn)介:詳細(xì)介紹了高速PCB設(shè)計(jì)中需要注意的問(wèn)題以及注意這些問(wèn)題的原因,對(duì)于設(shè)計(jì)高速PCB有非常大的幫助!
上傳時(shí)間: 2013-04-24
上傳用戶:ukuk
資源簡(jiǎn)介:? 信號(hào)完整性是高速數(shù)字系統(tǒng)中要解決的一個(gè)首要問(wèn)題之一,如何在高速PCB 設(shè)計(jì)過(guò)程中充分考慮信號(hào)完整性因素,并采取有效的控制措施,已經(jīng)成為當(dāng)今系統(tǒng)設(shè)計(jì)能否成功的關(guān)鍵。在這方面,差分線對(duì)具有很多優(yōu)勢(shì),比如更高的比特率 ,更低的功耗 ,更好的噪聲性能和...
上傳時(shí)間: 2014-12-24
上傳用戶:540750247
資源簡(jiǎn)介:? 討論了高速PCB 設(shè)計(jì)中涉及的定時(shí)、反射、串?dāng)_、振鈴等信號(hào)完整性( SI)問(wèn)題,結(jié)合CA2DENCE公司提供的高速PCB設(shè)計(jì)工具Specctraquest和Sigxp,對(duì)一采樣率為125MHz的AD /DAC印制板進(jìn)行了仿真和分析,根據(jù)布線前和布線后的仿真結(jié)果設(shè)置適當(dāng)?shù)募s束條件來(lái)控制高速P...
上傳時(shí)間: 2013-11-06
上傳用戶:zhang97080564
資源簡(jiǎn)介:理論研究和實(shí)踐都表明,對(duì)高速電子系統(tǒng)而言,成功的PCB設(shè)計(jì)是解決系統(tǒng)EMC問(wèn)題的重要措施之一.為了滿足EMC標(biāo)準(zhǔn)的要求,高速PCB設(shè)計(jì)正面臨新的挑戰(zhàn),在高速PCB設(shè)計(jì)中,設(shè)計(jì)者需要糾正或放棄一些傳統(tǒng)PCB設(shè)計(jì)思想與做法,從應(yīng)用的角度出發(fā),結(jié)合近年來(lái)高速PCB設(shè)計(jì)技術(shù)的...
上傳時(shí)間: 2013-10-19
上傳用戶:nairui21
資源簡(jiǎn)介:抑制△I 噪聲一般需要從多方面著手, 但通過(guò)PCB 設(shè)計(jì)抑制△I 噪聲是有效的措施之一。如何通過(guò)PCB 設(shè)計(jì)抑制△I 噪聲是一個(gè)亟待深入研究的問(wèn)題。在對(duì)△I 噪聲的產(chǎn)生、特點(diǎn)、主要危害等研究的基礎(chǔ)上, 討論了輻射干擾機(jī)理, 重點(diǎn)結(jié)合PCB 和EMC 研究的新進(jìn)展, 研究了...
上傳時(shí)間: 2014-12-24
上傳用戶:時(shí)代電子小智
資源簡(jiǎn)介:? 在高速數(shù)字電路飛速發(fā)展的今天,信號(hào)的頻率不斷提高, 信號(hào)完整性設(shè)計(jì)在P C B設(shè)計(jì)中顯得日益重要。其中由于傳輸線效應(yīng)所引起的信號(hào)反射問(wèn)題是信號(hào)完整性的一個(gè)重要方面。本文研究分析了高速PCB 設(shè)計(jì)中的反射問(wèn)題的產(chǎn)生原因,并利用HyperLynx 軟件進(jìn)行了仿...
上傳時(shí)間: 2013-10-16
上傳用戶:2728460838