我們畫(huà)PCB的時(shí)候一般要把原理圖生成網(wǎng)絡(luò)表，再把網(wǎng)絡(luò)表導(dǎo)入PCB文件中。在入網(wǎng)絡(luò)表的的時(shí)候因?yàn)槲覀儧](méi)有對(duì)元件封裝做遺漏檢查而出現(xiàn)錯(cuò)誤，所以在SCH到PCB前一般要對(duì)SCH進(jìn)行錯(cuò)誤檢查。
標(biāo)簽：
Protel
PCB
SCH
99
上傳時(shí)間：
2013-04-24
上傳用戶(hù)：hank
