基于FPGA-CPLD最小系統(tǒng)PCB的制作
標(biāo)簽： fpga 最小系統(tǒng) pcb cpld
上傳時(shí)間： 2022-07-18
上傳用戶：qingfengchizhu
用MENTOR繪制PCB的一些布線技巧
上傳時(shí)間： 2022-07-21
上傳用戶：
一、應(yīng)用可靠性概念 1、可靠性概念 2、固有可靠性與應(yīng)用可靠性 3、易產(chǎn)生應(yīng)用可靠性問(wèn)題的器件 4、使用應(yīng)力對(duì)可靠性的影響 二、電子元器件的選用 1、電子元器件的質(zhì)量等級(jí) 2、電子元器件的選擇要點(diǎn) 3、電子元器件的最大額定值 4、電子元器件的降額應(yīng)用 三、電子元器件的可靠性應(yīng)用 1、電子元器件的防浪涌應(yīng)用 2、電子元器件的防靜電應(yīng)用 3、電子元器件的防干擾應(yīng)用 4、CMOS群件的防閂鎖應(yīng)用 四、電子元器件的EMC應(yīng)用 1、干擾來(lái)源及傳播路徑 2、接地與屏蔽 3、濾波 4、電纜及終端 5、差分 6、軟件抗干擾 五、可靠性防護(hù)元件 1、TVS二極管 2、壓敏電阻 3、PTC與NTC熱敏電阻 4、專用防護(hù)元件 六、電子線路的可靠性設(shè)計(jì) 1、簡(jiǎn)化設(shè)計(jì) 2、容差與漂移設(shè)計(jì) 3、冗余設(shè)計(jì) 4、低功耗設(shè)計(jì) 5、潛在通路分析 6、電磁兼容設(shè)計(jì) 7、均衡設(shè)計(jì) 七、印制電路版的可靠性設(shè)計(jì) 1、PCB的布局設(shè)計(jì) 2、PCB的布線設(shè)計(jì) 3、PCB的熱設(shè)計(jì) 4、PCB的裝配 八、噪聲測(cè)試作為應(yīng)用可靠性保證手段 1、噪聲與可靠性的關(guān)系 2、噪聲用于壽命評(píng)估 3、噪聲用于可靠性篩選 4、噪聲用于應(yīng)力損傷的早期預(yù)測(cè)
標(biāo)簽： 應(yīng)用可靠性 線路設(shè)計(jì)
上傳時(shí)間： 2013-07-28
上傳用戶：mh_zhaohy
一、應(yīng)用可靠性概念 1、可靠性概念 2、固有可靠性與應(yīng)用可靠性 3、易產(chǎn)生應(yīng)用可靠性問(wèn)題的器件 4、使用應(yīng)力對(duì)可靠性的影響 二、電子元器件的選用 1、電子元器件的質(zhì)量等級(jí) 2、電子元器件的選擇要點(diǎn) 3、電子元器件的最大額定值 4、電子元器件的降額應(yīng)用 三、電子元器件的可靠性應(yīng)用 1、電子元器件的防浪涌應(yīng)用 2、電子元器件的防靜電應(yīng)用 3、電子元器件的防干擾應(yīng)用 4、CMOS群件的防閂鎖應(yīng)用 四、電子元器件的EMC應(yīng)用 1、干擾來(lái)源及傳播路徑 2、接地與屏蔽 3、濾波 4、電纜及終端 5、差分 6、軟件抗干擾 五、可靠性防護(hù)元件 1、TVS二極管 2、壓敏電阻 3、PTC與NTC熱敏電阻 4、專用防護(hù)元件 六、電子線路的可靠性設(shè)計(jì) 1、簡(jiǎn)化設(shè)計(jì) 2、容差與漂移設(shè)計(jì) 3、冗余設(shè)計(jì) 4、低功耗設(shè)計(jì) 5、潛在通路分析 6、電磁兼容設(shè)計(jì) 7、均衡設(shè)計(jì) 七、印制電路版的可靠性設(shè)計(jì) 1、PCB的布局設(shè)計(jì) 2、PCB的布線設(shè)計(jì) 3、PCB的熱設(shè)計(jì) 4、PCB的裝配 八、噪聲測(cè)試作為應(yīng)用可靠性保證手段 1、噪聲與可靠性的關(guān)系 2、噪聲用于壽命評(píng)估 3、噪聲用于可靠性篩選 4、噪聲用于應(yīng)力損傷的早期預(yù)測(cè)
標(biāo)簽： 應(yīng)用可靠性
上傳時(shí)間： 2013-04-24
上傳用戶：刺猬大王子
本文著重介紹高效低紋波DC-DC降壓穩(wěn)壓器SCY99090的特性、典型應(yīng)用電路、電路中元器件的選型以及PCB的布局。
上傳時(shí)間： 2013-10-15
上傳用戶：hustfanenze
本文著重介紹高效低紋波DC-DC降壓穩(wěn)壓器SCY99090的特性、典型應(yīng)用電路、電路中元器件的選型以及PCB的布局。
標(biāo)簽： 99090 SCY 應(yīng)用指南
上傳時(shí)間： 2014-12-27
上傳用戶：swaylong
Study-3 51單片機(jī)開(kāi)發(fā)板原理圖:1-單片機(jī)的管腳除下載的幾個(gè)（P30,P31,P15,P16,P17,RST）之外，均直接擴(kuò)展出來(lái)，原理圖中對(duì)應(yīng)綠色的網(wǎng)絡(luò)2-紅色的網(wǎng)路對(duì)應(yīng)的是這個(gè)板子上的外設(shè)，比如 液晶 數(shù)碼管等等3-其他顏色的就是對(duì)應(yīng)的各個(gè)部分的網(wǎng)絡(luò)4-這個(gè)原理圖的布局是根據(jù)PCB的布局來(lái)設(shè)計(jì)的，這樣方便查閱5-在PCB中的右面擴(kuò)展出來(lái)的萬(wàn)能板上，外面的一排是GND，里面的一排是VCC，擴(kuò)展的時(shí)候，可以把電源直接接到這里就可以了6-板子的左上角有2個(gè)跳線，一個(gè)是控制液晶的背光用的，一個(gè)是2位數(shù)碼管的能信號(hào)，因?yàn)椴捎昧?4ls164串轉(zhuǎn)并的方案，所以數(shù)碼管和串口不能同時(shí)使用，但是下載程序不影響，即平時(shí)短接就可以當(dāng)作串口試驗(yàn)的時(shí)候，建議把跳線斷開(kāi)7-關(guān)于S系列單片機(jī)的使用，這個(gè)板子兼容S系列的單片機(jī)使用，留有下載線的接口8-下載程序說(shuō)明，STC單片機(jī)采用串口下載，下載前一定要冷啟動(dòng)即斷電，點(diǎn)擊下載，上電，程序就會(huì)下載進(jìn)去了
標(biāo)簽： Study 51單片機(jī) 開(kāi)發(fā)板原理圖
上傳時(shí)間： 2013-10-29
上傳用戶：372825274
2.5.2 繪制串行顯示驅(qū)動(dòng)器PS7219及單片機(jī)的SPI接口電路.avi - 19.68MB5.16.1 PS7219及單片機(jī)的SPI接口電路板設(shè)計(jì).avi - 25.69MB23 單片機(jī)試驗(yàn)板電路圖設(shè)計(jì)_.avi - 45.08MB06 單片機(jī)系統(tǒng)PCB的布局設(shè)計(jì)_.avi - 49.01MB01 操作實(shí)例——單片機(jī)原理圖_.avi - 133.09MB8.5.1 單片機(jī)系統(tǒng)PCB的布局設(shè)計(jì).mp4 - 49.01MB單片機(jī)實(shí)驗(yàn)板原理圖.avi - 15.55MB單片機(jī)試驗(yàn)板PCB設(shè)計(jì).avi - 36.47MBAD17視頻教程......
標(biāo)簽： altium designer
上傳時(shí)間： 2022-05-26
上傳用戶：aben
SPI總線協(xié)議及SPI時(shí)序圖詳解SP1是英語(yǔ)Serial Peripheral Interface的縮寫，顧名思義就是串行外圍設(shè)備接口。SPI是一種高速的、全雙工、同步的通信總線，并且在芯片的管腳上只占用四根線，節(jié)約了芯片的管腳，同時(shí)為PCB的布局上節(jié)省空間，提供方便，正是出于這種簡(jiǎn)單易用的特性，現(xiàn)在越來(lái)越多的芯片集成了這種通信協(xié)議。SP1是一個(gè)環(huán)形總線結(jié)構(gòu)，由ss（cs）、sck，sdi、sdo構(gòu)成，其時(shí)序其實(shí)很簡(jiǎn)單，主要是在sck的控制下，兩個(gè)雙向移位寄存器進(jìn)行數(shù)據(jù)交換。上升沿發(fā)送、下降沿接收、高位先發(fā)送上升沿到來(lái)的時(shí)候，sdo上的電平將被發(fā)送到從設(shè)備的寄存器中，下降沿到來(lái)的時(shí)候，sdi上的電平將被接收到主設(shè)備的寄存器中，假設(shè)主機(jī)和從機(jī)初始化就緒：并且主機(jī)的sbuff-Oxaa（10101010），從機(jī)的sbuff-0x55（01010101），下面將分步對(duì)spi的8個(gè)時(shí)鐘周期的數(shù)據(jù)情況演示一遍（假設(shè)上升沿發(fā)送數(shù)據(jù)）。
上傳時(shí)間： 2022-06-23
上傳用戶：fliang
SPI總線協(xié)議及SPI時(shí)序圖詳解SPI，是英語(yǔ)Serial Peripheral Interface的縮寫，顧名思義就是串行外圍設(shè)備接口。SPl，是一種高速的，全雙工，同步的通信總線，并且在芯片的管腳上只占用四根線，節(jié)約了芯片的管腳，同時(shí)為PCB的布局上節(jié)省空間，提供方便，正是出于這種簡(jiǎn)單易用的特性，現(xiàn)在越來(lái)越多的芯片集成了這種通信協(xié)議。SPI是一個(gè)環(huán)形總線結(jié)構(gòu)，由ss（cs）、sck、sdi、sdo構(gòu)成，其時(shí)序其實(shí)很簡(jiǎn)單，主要是在sck的控制下，兩個(gè)雙向移位寄存器進(jìn)行數(shù)據(jù)交換。上升沿發(fā)送、下降沿接收、高位先發(fā)送。上升沿到來(lái)的時(shí)候，sdo上的電平將被發(fā)送到從設(shè)備的寄存器中。下降沿到來(lái)的時(shí)候，sdi上的電平將被接收到主設(shè)備的寄存器中。假設(shè)主機(jī)和從機(jī)初始化就緒：并且主機(jī)的sbuff=0xaa（10101010），從機(jī)的sbuff=0x55（01010101），下面將分步對(duì)spi的8個(gè)時(shí)鐘周期的數(shù)據(jù)情況演示一遍（假設(shè)上升沿發(fā)送數(shù)據(jù)）。
標(biāo)簽： spi總線協(xié)議 時(shí)序
上傳時(shí)間： 2022-06-28
上傳用戶：
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
