亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

PIC單片機(jī)

  • Windows CE.Net 5.0 的相機驅動程式原始碼

    Windows CE.Net 5.0 的相機驅動程式原始碼,簡單修改後可用!

    標簽: Windows 5.0 Net CE

    上傳時間: 2013-12-24

    上傳用戶:caixiaoxu26

  • AT89S52單片機主8入8出繼電器工控主板ALTIUM設計硬件原理圖+PCB文件

    AT89S52單片機主8入8出繼電器工控主板ALTIUM設計硬件原理圖+PCB文件,2層板設計,大小為121x149mm,Altium Designer 設計的工程文件,包括完整的原理圖及PCB文件,可以用Altium(AD)軟件打開或修改,可作為你的產品設計的參考。主要器件型號列表如下:Library Component Count : 25Name                Description----------------------------------------------------------------------------------------------------24LC02AJKG                按鍵開關AT89S52-P           8 位微處理器/40引腳CAP                 CapacitorCAPACITOR POL       CapacitorCPDR                瓷片電容CRYSTAL             CrystalD Connector 9       Receptacle Assembly, 9 Position, Right AngleDG                  電感DJDR                電解電容GO                  光耦Header 5X2          Header, 5-Pin, Dual rowJDQYCK              繼電器——1常開1常閉LED                 發光二極管LM2576HVT-3.3       Simple Switcher 3A Step Down Voltage RegulatorMAX232              NPN                 NPN Bipolar TransistorPZ_2                排針——2PZ_3                排針——3RES2Res                 電阻Res PZ_8            8位排阻SW-DPST             Double-Pole, Single-Throw SwitchWY2JG               穩壓二級管ZL2JG               整流二極管

    標簽: at89s52 繼電器

    上傳時間: 2021-11-17

    上傳用戶:kingwide

  • FPGA片內FIFO讀寫測試Verilog邏輯源碼Quartus工程文件+文檔說明 使用 FPGA

    FPGA片內FIFO讀寫測試Verilog邏輯源碼Quartus工程文件+文檔說明,使用 FPGA 內部的 FIFO 以及程序對該 FIFO 的數據讀寫操作。FPGA型號Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////module fifo_test( input clk,           //50MHz時鐘 input rst_n              //復位信號,低電平有效 );//-----------------------------------------------------------localparam      W_IDLE      = 1;localparam      W_FIFO     = 2; localparam      R_IDLE      = 1;localparam      R_FIFO     = 2; reg[2:0]  write_state;reg[2:0]  next_write_state;reg[2:0]  read_state;reg[2:0]  next_read_state;reg[15:0] w_data;    //FIFO寫數據wire      wr_en;    //FIFO寫使能wire      rd_en;    //FIFO讀使能wire[15:0] r_data; //FIFO讀數據wire       full;  //FIFO滿信號 wire       empty;  //FIFO空信號 wire[8:0]  rd_data_count;  wire[8:0]  wr_data_count;  ///產生FIFO寫入的數據always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) write_state <= W_IDLE; else write_state <= next_write_state;endalways@(*)begin case(write_state) W_IDLE: if(empty == 1'b1)               //FIFO空, 開始寫FIFO next_write_state <= W_FIFO; else next_write_state <= W_IDLE; W_FIFO: if(full == 1'b1)                //FIFO滿 next_write_state <= W_IDLE; else next_write_state <= W_FIFO; default: next_write_state <= W_IDLE; endcaseendassign wr_en = (next_write_state == W_FIFO) ? 1'b1 : 1'b0; always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) w_data <= 16'd0; else    if (wr_en == 1'b1)     w_data <= w_data + 1'b1; else          w_data <= 16'd0; end///產生FIFO讀的數據always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) read_state <= R_IDLE; else read_state <= next_read_state;endalways@(*)begin case(read_state) R_IDLE: if(full == 1'b1)               //FIFO滿, 開始讀FIFO next_read_state <= R_FIFO; else next_read_state <= R_IDLE; R_FIFO: if(empty == 1'b1)   

    標簽: fpga fifo verilog quartus

    上傳時間: 2021-12-19

    上傳用戶:20125101110

  • 電子書-國外電子與通信教材系列@片上系統 可重用設計方法學(第3版)

    電子書-國外電子與通信教材系列@片上系統 可重用設計方法學(第3版

    標簽: 片上系統

    上傳時間: 2022-03-22

    上傳用戶:1208020161

  • Altium AD設計 全志A33原廠核心板PCB 2片DDR3 4層設計

    Altium AD設計 全志A33原廠核心板PCB  2片DDR3 4層設計,可作為你產品設計的參考??勺鳛槟惝a品設計的參考。

    標簽: altium ad設計 a33 pcb ddr3

    上傳時間: 2022-04-08

    上傳用戶:20125101110

  • 觸控彈簧 跳線座 冷壓插片 Altium封裝 AD封裝庫 2D+3D PCB封裝庫-4MB

    觸控彈簧 跳線座 冷壓插片 Altium封裝 AD封裝庫 2D+3D PCB封裝庫-4MBAltium Designer設計的PCB封裝庫文件,集成2D和3D封裝,可直接應用的到你的產品設計中。PCB庫封裝列表:PCB Library : 跳線座.PcbLibDate        : 2020/6/9Time        : 5:43:08Component Count : 48Component Name-----------------------------------------------Wire - 3mmWire - 4mmWire - 5mmWire - 6mmWire - 7mmWire - 8mmWire - 9mmWire - 10mmWire - 11mmWire - 12mmWire - 13mmWire - 14mmWire - 15mmWire - 16mmWire - 17mmWire - 18mmWire - 19mmWire - 20mmWire - 21mmWire - 22mmWire - 23mmWire - 24mmWire - 25mmWire - 26mmWire - 27mmWire - 28mmWire - 29mmWire - 30mmWire - 31mmWire - 32mmWire - 33mmWire - 34mmWire - 35mmWire - 36mmWire - 37mmWire - 38mmWire - 39mmWire - 40mmWire - 41mmWire - 42mmWire - 43mmWire - 44mmWire - 45mmWire - 46mmWire - 47mmWire - 48mmWire - 49mmWire - 50mm

    標簽: Altium designer 封裝

    上傳時間: 2022-05-04

    上傳用戶:

  • 8層板設計 飛思卡爾IMX6 4片DDR3 設計 ORCAD原理圖+ALTIUM PCB文件

    8層板設計 飛思卡爾IMX6 4片DDR3 設計  ORCAD原理圖+ALTIUM PCB文件,可以做為你的設計參考。

    標簽: DDR3 orcad 6層板

    上傳時間: 2022-05-06

    上傳用戶:aben

  • DSP28335程序,使用片上SCI口進行串行通訊。包括發送和接受

    DSP28335程序,使用片上SCI口進行串行通訊。包括發送和接受

    標簽: dsp28335 程序 sci通訊

    上傳時間: 2022-06-21

    上傳用戶:

  • IPC J-STD-033D-CN-濕度、再流焊和工藝敏感器件的操作、包裝、運輸及使用

    簡要介紹本文件的目的是,針對潮濕、再流焊和工藝敏感器件,向生產商和用戶提供標準的操作、包裝、運輸及使用方法。所提供的這些方法可避免由于吸收濕氣和暴露在再流焊溫度下造成的封裝損傷,這些損傷會導致合格率和可靠性的降低。一旦正確執行IPC/JEDEC J-STD-033D,這些工藝可以提供從密封時間算起12個月的最短保質期。由IPC和JEDEC開發。一般的IC封裝零件都需要根據MSL標準管控零件暴露於環境濕度的時間,以確保零件不會因為過度吸濕在過回焊爐時發生popcom(爆裂)或delamination(分層)的后果,不同的零件封裝會產生不同的MSL等級,當濕氣進入零件越多,零件因溫度而膨脹剝離的風險就越高,基本上濕度敏感的零件在出廠前都會經過一定時間及溫度的烘烤,然后連同乾燥劑(desiccant)一起加入真空包裝中來達到最低的濕氣入侵可能。本文件的目的是,針對潮濕/再流焊敏感表面貼裝器件,向生產商和用戶提供標準的操作、包裝、運輸及使用方法。所提供的這些方法可避免由于吸收濕氣和暴露在再流焊溫度下造成的封裝損傷,這些損傷會導致合格率和可靠性的降低。一旦正確執行,這些工藝可以提供從密封時間算起12個月的最短保質期。由IPC和JEDEC開發。

    標簽: ipc j-std-033d

    上傳時間: 2022-06-26

    上傳用戶:

  • IPC-A-600J CHINESE 印制板的可接受性中文版J版中文2

    IPC-A-600J CHINESE 印制板的可接受性中文版J版中文2

    標簽: 印制板

    上傳時間: 2022-07-18

    上傳用戶:aben

主站蜘蛛池模板: 永福县| 开封县| 凤冈县| 资兴市| 磐石市| 陕西省| 甘谷县| 天镇县| 新竹市| 龙胜| 合作市| 伊宁市| 渑池县| 广昌县| 乌恰县| 苍梧县| 股票| 平泉县| 清镇市| 慈溪市| 信阳市| 富锦市| 峡江县| 金秀| 庄浪县| 旺苍县| 青铜峡市| 大同县| 恭城| 莎车县| 舒兰市| 花莲市| 仁寿县| 东阿县| 苗栗县| 牡丹江市| 武清区| 北宁市| 秦安县| 汉川市| 梁河县|