可編程邏輯器件PLD原理與應(yīng)用 NLC版
標(biāo)簽： PLD NLC 可編程邏輯器件
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
PLD與cPLD數(shù)字電路設(shè)計(jì)——使用machxl
標(biāo)簽： machxl cPLD PLD 數(shù)字
PLD數(shù)字顯示頻率計(jì)的設(shè)計(jì)1
標(biāo)簽： PLD 數(shù)字顯示 頻率計(jì)
上傳時(shí)間： 2013-07-30
專輯類----可編程邏輯器件相關(guān)專輯 PLD與cPLD數(shù)字電路設(shè)計(jì)——使用machxl-229頁-3.3M.rar
標(biāo)簽： machxl cPLD PLD 229
上傳時(shí)間： 2013-07-23
上傳用戶：水口鴻勝電器
專輯類-實(shí)用電子技術(shù)專輯-385冊-3.609G PLD數(shù)字顯示頻率計(jì)的設(shè)計(jì)1.ppt
上傳時(shí)間： 2013-07-26
上傳用戶：wao1005
專輯類-可編程邏輯器件相關(guān)專輯-96冊-1.77G 可編程邏輯器件PLD原理與應(yīng)用-276頁-4.5M-NLC版.zip
標(biāo)簽： M-NLC PLD 276 4.5
上傳時(shí)間： 2013-05-30
上傳用戶：hehuaiyu
專輯類-可編程邏輯器件相關(guān)專輯-96冊-1.77G PLD與cPLD數(shù)字電路設(shè)計(jì)——使用machxl-229頁-3.3M.pdf
上傳時(shí)間： 2013-05-18
上傳用戶：WANGLIANPO
可編程邏輯器件 PLD/fpga,vhdl/verilog的相關(guān)學(xué)習(xí)資料，設(shè)計(jì)技巧，抓緊免費(fèi)下載。
標(biāo)簽： verilog fpga vhdl PLD
上傳時(shí)間： 2013-08-06
上傳用戶：李彥東
PLD、CPLD、FPGA有何不同？（問與答）
標(biāo)簽： CPLD FPGA PLD
上傳時(shí)間： 2013-08-29
上傳用戶：windypsm
無淪是用離散邏輯、可編程邏輯，還是用全定制硅器件實(shí)現(xiàn)的任何數(shù)字設(shè)計(jì)，為了成功地操\r\n作，可靠的時(shí)鐘是非常關(guān)鍵的。設(shè)計(jì)不良的時(shí)鐘在極限的溫度、電壓或制造工藝的偏差情況下將\r\n導(dǎo)致錯(cuò)誤的行為，并且調(diào)試?yán)щy、花銷很大。 在設(shè)計(jì)PLD/FPGA時(shí)通常采用幾種時(shí)鐘類型。時(shí)鐘可\r\n分為如下四種類型：全局時(shí)鐘、門控時(shí)鐘、多級邏輯時(shí)鐘和波動(dòng)式時(shí)鐘。多時(shí)鐘系統(tǒng)能夠包括上\r\n述四種時(shí)鐘類型的任意組合。
標(biāo)簽： FPGA PLD 時(shí)鐘
上傳時(shí)間： 2013-09-04
上傳用戶：yelong0614
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
