国产偷国产偷精品高清尤物,成人免费91,www成人免费观看

PLL-MB

PLL的精深而扼要的講述

PLL的精深而扼要的講述，內(nèi)容很好，我還沒有時(shí)間看就傳上來了

標(biāo)簽： PLL

上傳時(shí)間： 2013-12-10

上傳用戶：wanghui2438
PLL的原理實(shí)驗(yàn)以及數(shù)據(jù)分析,分析的很好打的四眼數(shù)據(jù) 下來看看吧

PLL的原理實(shí)驗(yàn)以及數(shù)據(jù)分析,分析的很好打的四眼數(shù)據(jù) 下來看看吧

標(biāo)簽： PLL 實(shí)驗(yàn) 分數(shù)據(jù)分析

上傳時(shí)間： 2017-06-16

上傳用戶：koulian
pll simulink models for practical nad basic understanding

pll simulink models for practical nad basic understanding

標(biāo)簽： understanding practical simulink models

上傳時(shí)間： 2013-12-02

上傳用戶：himbly
基于matlab的鎖相環(huán)（PLL）仿真源代碼

基于matlab的鎖相環(huán)（PLL）仿真源代碼

標(biāo)簽： matlab PLL 鎖相環(huán) 仿真

上傳時(shí)間： 2017-07-08

上傳用戶：13517191407
MC33493 - PLL tuned UHF Transmitter for Data Transfer Applications - Motorola, Inc

MC33493 - PLL tuned UHF Transmitter for Data Transfer Applications - Motorola, Inc

標(biāo)簽： Applications Transmitter Motorola Transfer

上傳時(shí)間： 2017-07-14

上傳用戶：頂?shù)弥?/p>
高速DDR存儲(chǔ)器數(shù)據(jù)接口設(shè)計(jì)實(shí)例. 1. 將文件拷入硬盤 2. 產(chǎn)生DQS模塊 3. 產(chǎn)生DQ模塊 4. 產(chǎn)生PLL模塊 5. 拷貝以上步驟生成的文件到子目錄【Project】中 6. 打

高速DDR存儲(chǔ)器數(shù)據(jù)接口設(shè)計(jì)實(shí)例. 1. 將文件拷入硬盤 2. 產(chǎn)生DQS模塊 3. 產(chǎn)生DQ模塊 4. 產(chǎn)生PLL模塊 5. 拷貝以上步驟生成的文件到子目錄【Project】中 6. 打開子目錄【Project】中的DataPath.qpf工程，設(shè)計(jì)頂層模塊 7. 編譯并查看編譯結(jié)果

標(biāo)簽： Project 模塊 DDR DQS

上傳時(shí)間： 2014-12-01

上傳用戶：sclyutian
PLL是數(shù)字鎖相環(huán)設(shè)計(jì)源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), Fo(Q5)是本地輸出頻率. 目的是從輸入數(shù)據(jù)中提取時(shí)鐘信號(hào)(Q5), 其頻率與數(shù)據(jù)速率一致, 時(shí)鐘上升沿鎖定

PLL是數(shù)字鎖相環(huán)設(shè)計(jì)源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), Fo(Q5)是本地輸出頻率. 目的是從輸入數(shù)據(jù)中提取時(shí)鐘信號(hào)(Q5), 其頻率與數(shù)據(jù)速率一致, 時(shí)鐘上升沿鎖定在數(shù)據(jù)的上升和下降沿上；頂層文件是PLL.GDF

標(biāo)簽： Q5 數(shù)據(jù) PLL 輸入

上傳時(shí)間： 2017-07-24

上傳用戶：璇珠官人
Altera公司的FPGA器件內(nèi)帶PLL的詳細(xì)中文使用手冊

Altera公司的FPGA器件內(nèi)帶PLL的詳細(xì)中文使用手冊

標(biāo)簽： Altera FPGA PLL 器件

上傳時(shí)間： 2013-12-26

上傳用戶：GavinNeko
關(guān)于MB-OFDM的最新程序包括卷積鑿孔交織等

關(guān)于MB-OFDM的最新程序包括卷積鑿孔交織等

標(biāo)簽： MB-OFDM 程序卷積

上傳時(shí)間： 2013-12-18

上傳用戶：zhangjinzj
thesis related to vlsi area, pll and frequency synthesizer

thesis related to vlsi area, pll and frequency synthesizer

標(biāo)簽： synthesizer frequency related thesis

上傳時(shí)間： 2017-08-18

上傳用戶：1427796291