日韩三级久久,这里有精品可以观看,欧美日韩一二三区

PLUS-II

MAX+plus II FPGA CPLD開(kāi)發(fā)軟件完美無(wú)限制破解版

MAX+plus II FPGA CPLD開(kāi)發(fā)軟件完美無(wú)限制破解版

標(biāo)簽： FPGA CPLD plus MAX

上傳時(shí)間： 2014-01-07

上傳用戶(hù)：sjyy1001
MAX+PLUS II快速入門(mén) 16頁(yè) 0.4M.pdf

可編程邏輯器件相關(guān)專(zhuān)輯 96冊(cè) 1.77GMAX+PLUS II快速入門(mén) 16頁(yè) 0.4M.pdf

標(biāo)簽：

上傳時(shí)間： 2014-05-05

上傳用戶(hù)：時(shí)代將軍
Max+Plus II 簡(jiǎn)易用戶(hù)使用入門(mén) 38頁(yè).ppt

可編程邏輯器件相關(guān)專(zhuān)輯 96冊(cè) 1.77GMax+Plus II 簡(jiǎn)易用戶(hù)使用入門(mén) 38頁(yè).ppt

標(biāo)簽：

上傳時(shí)間： 2014-05-05

上傳用戶(hù)：時(shí)代將軍
MAX+PLUS II ADVANCED SYNTHSIS 10.230

MAX+PLUS II Advanced Synthsis ALtera的一個(gè)免費(fèi)HDL綜合工具，安裝后可以直接使用，是MaxplusII的一個(gè)插件，用這個(gè)插件進(jìn)行語(yǔ)言綜合，比直接使用MaxplusII綜合的效果好

標(biāo)簽： 2.0 機(jī)械設(shè)計(jì) 軟件

上傳時(shí)間： 2013-07-15

上傳用戶(hù)：eeworm
Quartus II 中文教程

Quartus II 中文教程您現(xiàn)在閱讀的是 Quartus II 簡(jiǎn)介手冊(cè)。 Altera® Quartus® II 設(shè)計(jì)軟件是適合單芯片可編程系統(tǒng) (SOPC) 的最全面的設(shè)計(jì)環(huán)境。如果您以前用過(guò)MAX+PLUS® II 軟件、其它設(shè)計(jì)軟件或 ASIC 設(shè)計(jì)軟件，并且準(zhǔn)備改用Quartus II 軟件，或如果您對(duì) Quartus II 軟件有了一些了解但想進(jìn)一步了解它的功能，那么本手冊(cè)非常適合您。本手冊(cè)針對(duì)的讀者是 Quartus II 軟件的初學(xué)者，它概述了可編程邏輯設(shè)計(jì)中Quartus II 軟件的功能。不過(guò)，本手冊(cè)并不是 Quartus II 軟件的詳盡參考手冊(cè)。相反，本手冊(cè)只是一本指導(dǎo)書(shū)，它解釋軟件的功能以及顯示這些功能如何幫助您進(jìn)行 FPGA 和 CPLD 設(shè)計(jì)。本手冊(cè)按一系列特定的可編程邏輯設(shè)計(jì)任務(wù)來(lái)組織內(nèi)容。無(wú)論是使用 Quartus II 圖形用戶(hù)界面、其它 EDA 工具還是 Quartus II 命令行界面，本手冊(cè)都將為您介紹最適合設(shè)計(jì)流程的功能。第一章概述了主要圖形用戶(hù)界面、EDA 工具和命令行界面設(shè)計(jì)流程。接下來(lái)的每一章開(kāi)頭都介紹了該章的具體用途，并對(duì)每個(gè)任務(wù)流加以概述。它顯示了如何將 Quartus II 軟件與現(xiàn)有的 EDA 工具和命令行設(shè)計(jì)流程集成在一起。另外，手冊(cè)還向您推薦了有效使用 Quartus II 軟件的其它可用資源，例如Quartus II 聯(lián)機(jī)幫助和 Quartus II 聯(lián)機(jī)教程、應(yīng)用程序說(shuō)明、白皮書(shū)以及Altera 網(wǎng)站提供的其它文檔和資源。跟隨本手冊(cè)學(xué)習(xí) Quartus II 軟件，了解此軟件如何幫助您提高效率并縮短設(shè)計(jì)周期，如何與現(xiàn)有可編程邏輯設(shè)計(jì)流程集成以及如何快速有效地達(dá)到設(shè)計(jì)、性能和時(shí)間要求。

標(biāo)簽： Quartus II 教程

上傳時(shí)間： 2013-12-22

上傳用戶(hù)：panpanpan
max plus的入門(mén)與應(yīng)用

max plus的入門(mén)與應(yīng)用，適合初學(xué)者對(duì)max plus ii有一個(gè)感性的認(rèn)識(shí)

標(biāo)簽： plus max

上傳時(shí)間： 2016-02-08

上傳用戶(hù)：alan-ee
摘　要: 數(shù)字密碼鎖主要完成上鎖、密碼輸入、密碼核對(duì)、開(kāi)啟電鎖、密碼修改等功能.數(shù)字密碼鎖的設(shè)計(jì)電路主要包括 11 個(gè)模塊 ,各模塊由相應(yīng)的 VHDL 程序具體實(shí)現(xiàn)并分別進(jìn)行了 MAX + PLUS

摘　要: 數(shù)字密碼鎖主要完成上鎖、密碼輸入、密碼核對(duì)、開(kāi)啟電鎖、密碼修改等功能.數(shù)字密碼鎖的設(shè)計(jì)電路主要包括 11 個(gè)模塊 ,各模塊由相應(yīng)的 VHDL 程序具體實(shí)現(xiàn)并分別進(jìn)行了 MAX + PLUS II 時(shí)序仿真. 最后 ,在 MAX + PLUS Ⅱ環(huán)境下進(jìn)行了整體電路的模擬仿真 ,結(jié)果表明 ,整個(gè)設(shè)計(jì)滿(mǎn)足要求.

標(biāo)簽： VHDL PLUS MAX 數(shù)字密碼鎖

上傳時(shí)間： 2016-06-22

上傳用戶(hù)：AbuGe
基于FPGA的液晶顯示控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).rar

本文對(duì)基于FPGA的液晶顯示控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行了研究。設(shè)計(jì)中從LCD技術(shù)參數(shù)著手，通過(guò)對(duì)顯示驅(qū)動(dòng)系統(tǒng)結(jié)構(gòu)與工作原理的研究，設(shè)計(jì)出顯示控制系統(tǒng)的框圖及各功能模塊的VHDL程序，通過(guò)單片機(jī)系統(tǒng)配置FPGA芯片，控制LCD顯示相應(yīng)的漢字和圖形。LCD顯示控制系統(tǒng)由顯示控制電路、顯示驅(qū)動(dòng)電路和相關(guān)外圍輔助電路組成。顯示控制電路從電路中各個(gè)功能模塊所需要的控制時(shí)序信號(hào)出發(fā)，通過(guò)對(duì)其工作過(guò)程的研究，設(shè)計(jì)出控制器、RAM控制器等各功能模塊。顯示驅(qū)動(dòng)電路從LCD工作所需要的掃描時(shí)序信號(hào)出發(fā)，設(shè)計(jì)出時(shí)序發(fā)生電路等各功能模塊。所有的VHDL程序通過(guò)了MAX+PLUS—II軟件實(shí)現(xiàn)編譯及仿真后，在實(shí)際的硬件中調(diào)試通過(guò)。

標(biāo)簽： FPGA 液晶顯示控制系統(tǒng)

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：asasasas
基于FPGA的液晶顯示控制系統(tǒng)

本文對(duì)基于FPGA的液晶顯示控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行了研究。設(shè)計(jì)中從LCD技術(shù)參數(shù)著手，通過(guò)對(duì)顯示驅(qū)動(dòng)系統(tǒng)結(jié)構(gòu)與工作原理的研究，設(shè)計(jì)出顯示控制系統(tǒng)的框圖及各功能模塊的VHDL程序，通過(guò)單片機(jī)系統(tǒng)配置FPGA芯片，控制LCD顯示相應(yīng)的漢字和圖形。LCD顯示控制系統(tǒng)由顯示控制電路、顯示驅(qū)動(dòng)電路和相關(guān)外圍輔助電路組成。顯示控制電路從電路中各個(gè)功能模塊所需要的控制時(shí)序信號(hào)出發(fā)，通過(guò)對(duì)其工作過(guò)程的研究，設(shè)計(jì)出控制器、RAM控制器等各功能模塊。顯示驅(qū)動(dòng)電路從LCD工作所需要的掃描時(shí)序信號(hào)出發(fā)，設(shè)計(jì)出時(shí)序發(fā)生電路等各功能模塊。所有的VHDL程序通過(guò)了MAX+PLUS—II軟件實(shí)現(xiàn)編譯及仿真后，在實(shí)際的硬件中調(diào)試通過(guò)。

標(biāo)簽： FPGA 液晶顯示控制系統(tǒng)

上傳時(shí)間： 2013-05-24

上傳用戶(hù)：portantal
硬件工程師手冊(cè)

目錄第一章概述 3 第一節(jié) 硬件開(kāi)發(fā)過(guò)程簡(jiǎn)介 3 §1.1.1 硬件開(kāi)發(fā)的基本過(guò)程 4 §1.1.2 硬件開(kāi)發(fā)的規(guī)范化 4 第二節(jié) 硬件工程師職責(zé)與基本技能 4 §1.2.1 硬件工程師職責(zé) 4 §1.2.1 硬件工程師基本素質(zhì)與技術(shù) 5 第二章硬件開(kāi)發(fā)規(guī)范化管理 5 第一節(jié) 硬件開(kāi)發(fā)流程 5 §3.1.1 硬件開(kāi)發(fā)流程文件介紹 5 §3.2.2 硬件開(kāi)發(fā)流程詳解 6 第二節(jié) 硬件開(kāi)發(fā)文檔規(guī)范 9 §2.2.1 硬件開(kāi)發(fā)文檔規(guī)范文件介紹 9 §2.2.2 硬件開(kāi)發(fā)文檔編制規(guī)范詳解 10 第三節(jié) 與硬件開(kāi)發(fā)相關(guān)的流程文件介紹 11 §3.3.1 項(xiàng)目立項(xiàng)流程： 11 §3.3.2 項(xiàng)目實(shí)施管理流程： 12 §3.3.3 軟件開(kāi)發(fā)流程： 12 §3.3.4 系統(tǒng)測(cè)試工作流程： 12 §3.3.5 中試接口流程 12 §3.3.6 內(nèi)部驗(yàn)收流程 13 第三章硬件EMC設(shè)計(jì)規(guī)范 13 第一節(jié) CAD輔助設(shè)計(jì) 14 第二節(jié) 可編程器件的使用 19 §3.2.1 FPGA產(chǎn)品性能和技術(shù)參數(shù) 19 §3.2.2 FPGA的開(kāi)發(fā)工具的使用： 22 §3.2.3 EPLD產(chǎn)品性能和技術(shù)參數(shù) 23 §3.2.4 MAX + PLUS II開(kāi)發(fā)工具 26 §3.2.5 VHDL語(yǔ)音 33 第三節(jié) 常用的接口及總線(xiàn)設(shè)計(jì) 42 §3.3.1 接口標(biāo)準(zhǔn)： 42 §3.3.2 串口設(shè)計(jì)： 43 §3.3.3 并口設(shè)計(jì)及總線(xiàn)設(shè)計(jì)： 44 §3.3.4 RS－232接口總線(xiàn) 44 §3.3.5 RS－422和RS－423標(biāo)準(zhǔn)接口聯(lián)接方法 45 §3.3.6 RS－485標(biāo)準(zhǔn)接口與聯(lián)接方法 45 §3.3.7 20mA電流環(huán)路串行接口與聯(lián)接方法 47 第四節(jié) 單板硬件設(shè)計(jì)指南 48 §3.4.1 電源濾波： 48 §3.4.2 帶電插拔座： 48 §3.4.3 上下拉電阻： 49 §3.4.4 ID的標(biāo)準(zhǔn)電路 49 §3.4.5 高速時(shí)鐘線(xiàn)設(shè)計(jì) 50 §3.4.6 接口驅(qū)動(dòng)及支持芯片 51 §3.4.7 復(fù)位電路 51 §3.4.8 Watchdog電路 52 §3.4.9 單板調(diào)試端口設(shè)計(jì)及常用儀器 53 第五節(jié) 邏輯電平設(shè)計(jì)與轉(zhuǎn)換 54 §3.5.1 TTL、ECL、PECL、CMOS標(biāo)準(zhǔn) 54 §3.5.2 TTL、ECL、MOS互連與電平轉(zhuǎn)換 66 第六節(jié) 母板設(shè)計(jì)指南 67 §3.6.1 公司常用母板簡(jiǎn)介 67 §3.6.2 高速傳線(xiàn)理論與設(shè)計(jì) 70 §3.6.3 總線(xiàn)阻抗匹配、總線(xiàn)驅(qū)動(dòng)與端接 76 §3.6.4 布線(xiàn)策略與電磁干擾 79 第七節(jié) 單板軟件開(kāi)發(fā) 81 §3.7.1 常用CPU介紹 81 §3.7.2 開(kāi)發(fā)環(huán)境 82 §3.7.3 單板軟件調(diào)試 82 §3.7.4 編程規(guī)范 82 第八節(jié) 硬件整體設(shè)計(jì) 88 §3.8.1 接地設(shè)計(jì) 88 §3.8.2 電源設(shè)計(jì) 91 第九節(jié) 時(shí)鐘、同步與時(shí)鐘分配 95 §3.9.1 時(shí)鐘信號(hào)的作用 95 §3.9.2 時(shí)鐘原理、性能指標(biāo)、測(cè)試 102 第十節(jié) DSP技術(shù) 108 §3.10.1 DSP概述 108 §3.10.2 DSP的特點(diǎn)與應(yīng)用 109 §3.10.3 TMS320 C54X DSP硬件結(jié)構(gòu) 110 §3.10.4 TMS320C54X的軟件編程 114 第四章常用通信協(xié)議及標(biāo)準(zhǔn) 120 第一節(jié) 國(guó)際標(biāo)準(zhǔn)化組織 120 §4.1.1 ISO 120 §4.1.2 CCITT及ITU-T 121 §4.1.3 IEEE 121 §4.1.4 ETSI 121 §4.1.5 ANSI 122 §4.1.6 TIA/EIA 122 §4.1.7 Bellcore 122 第二節(jié) 硬件開(kāi)發(fā)常用通信標(biāo)準(zhǔn) 122 §4.2.1 ISO開(kāi)放系統(tǒng)互聯(lián)模型 122 §4.2.2 CCITT G系列建議 123 §4.2.3 I系列標(biāo)準(zhǔn) 125 §4.2.4 V系列標(biāo)準(zhǔn) 125 §4.2.5 TIA/EIA 系列接口標(biāo)準(zhǔn) 128 §4.2.5 CCITT X系列建議 130 參考文獻(xiàn) 132 第五章物料選型與申購(gòu) 132 第一節(jié) 物料選型的基本原則 132 第二節(jié) IC的選型 134 第三節(jié) 阻容器件的選型 137 第四節(jié) 光器件的選用 141 第五節(jié) 物料申購(gòu)流程 144 第六節(jié) 接觸供應(yīng)商須知 145 第七節(jié) MRPII及BOM基礎(chǔ)和使用 146

標(biāo)簽： 硬件工程師

上傳時(shí)間： 2013-05-28

上傳用戶(hù)：pscsmon